软件无线电(Software Radio)的基本思想是把A/D、D/A变换器置于收/发信机的天线之后,用软件实现无线电系统的所有功能^[1]。软件无线电技术实现的通信系统造价低廉，灵活性强，因此成为研究的热点。由于软件无线电系统强调尽量接近射频端进行采样，运算量很大，严重阻碍了它的应用，这就是所谓的DSP瓶颈。数字下变频器(DDC)是其中运算复杂度最高的处理单元，因此，研究其低运算量结构在软件无线电系统的设计具有重要意义。
　　数字下变频器结构如图1所示。其运算复杂度主要由ADC采样率和低通信道选择滤波器的阶数P决定。在软件无线电系统中，ADC位于射频或高中频，因此Fs很高；同时，信道选择滤波器的过渡带宽很窄，因此阶数P很大。本文将研究多速率信号处理技术与滤波器设计技术相结合的方法，通过把混频和滤波操作放在降采样之后，降低滤波器阶数和改进乘法器结构提高DDC实现效率。首先引入一种特定的基于FRM方法的FIR滤波器实现结构；然后基于此类滤波器实现DDC，并使用CSD对乘法器系数进行优化，计算复杂度，讨论相对传统方法的优越性；最后，给出仿真结果。

1 基于FRM技术的FIR滤波器实现方法
　　基于FRM技术实现的FIR滤波器如图2所示^[2]。它包含两个并联的支路，每个支路由两个级联的FIR滤波器组成。

　　由此法合成的FIR滤波器过渡带宽为G(Z)过渡带宽的1/M，一般情况下比屏蔽滤波器的过渡带宽要小得多。由于滤波器的阶数P与过渡带宽成反比，故当要求的FIR滤波器相对过渡带宽很窄时，以FRM结构实现FIR滤波器比直接形式实现FIR滤波器具有更低的计算复杂度。
　　G(Z)和GC(Z)是两个互补的FIR滤波器。它们的频率响应满足G()+GC()=1，当滤波器传递函数(如图3(a)所示)时，其冲激响应是奇对称的，同时除了h(0)=
1/2外，仅在n=(2k-1)时,h(n)取非零的纯虚值，因此计算复杂度较低。本文采用通带截止频率" title="截止频率">截止频率为π/2的升余弦滚降滤波器右移π/2获得。

　　掩膜" title="掩膜">掩膜滤波器F_MA()和F_MC()使用通带截止频率为ω_MP=((4I-1)·π)/(2M)的低通滤波器" title="低通滤波器">低通滤波器分别乘以exp(-j(π-2△)n/2M)和exp(j(π-2 △)n/2M)获得，因此两个掩膜滤波器的冲激响应互为共轭。
　　对两个互补滤波器进行插值，即每个时延用M个时延代替，得到原型滤波器。假设G(Z)的过渡带宽为2△，则原型滤波器的过渡带宽为2 △/M。使用掩膜滤波器F_MA()和F_MC()对原型滤波器进行掩膜，获得通带截止频率为(2Iπ- △)/M，过渡带宽为2 △/M的低通滤波器。如图3(b)。
　　令f_MA(n)=f_RE(n)+j·f_IM(n)，则f_MC(n)=
　　f_RE(n)-j·f_IM(n)，其中F_RE(n)和F_IM(n)均为实序列。假设原型滤波器的冲激响应为g(n)=δ(n)/2+j·g_IM(n)。滤波器总的冲激响应为^[1]： h(n)=gM(n)·f_MA(n)+gCM(n)·f_MC(n)
　　=f_RE(n)-2·f_IM(n)·g_IM(n)(2)
　　因此滤波器结构可简化为如图4，其中(2N-3)为原型滤波器的阶数。

2 高效DDC实现结构
　　通过适当选择参数，可以使得M整除K。利用多速率数字信号处理理论^[3]，采用滤波器系数多相分解的方法，可以将降采样提前到混频和滤波器之前。由于大量运算放在低采样率一边，因此大大降低了运算量。具体变换方法参考文献^[4],这里不再赘述。具体实现电路见图5。
　　由于采用了多相滤波与混频相结合的方法，必须对滤波器系数进行变换。其中各滤波器的系数变换为：
　　
3 CSD码优化滤波器系数
　　CSD码优化滤波器系数是一种比较好的减少运算量的办法^[5]，如图6所示。一个整数X与另一整数Y的乘积的二进制表示可以写成：
　　
　　对于标准二进制，由于s_n=0时对应项Y2ⁿ并不参与累加运算，可以用另一种表示方法使非零元素量降低，使加法器的数目减少，降低硬件的规模和运算量。有符号数字量(SD)有三重值{0,-1,+1}，如果任意两个非零位均不相邻，即为标准有符号数字量(CSD)。

　　① 从B的最低位，设标志j=0，置初始进位C0=0；
　　② 用B_j+1,B_j和进位C_j以传统二进制算法生成进位C_j+1；
　　③ 生成D的第j个数D_j=B_j+C_j-2C_j+1；
　　④ j+1，并重复步骤②直到j=n。
　　可以证明CSD表示对给定数是惟一的并且是最少非零位的。研究表明，变换M位字长的二进制补码数为CSD码，非零位的数目可减少到平均数的1/3。其流程图如图7所示。

　　由于本文设计的DDC中使用的乘法除了几个混频操作外都是固定系数的，因此可用CSD码优化滤波器系数以减少系统所需的资源。
4 DDC的仿真实现和计算复杂度分析
　　本文使用simulink算法设计了一个数字下变频器进行计算机仿真验证。具体指标如下：
　　ADC采样率为140MHz，载波频率为35MHz，降采样系数K为4，M为20。在140MHz的采样率下设计掩膜滤波器原型滤波器，其中掩膜滤波器由通带截止频率位12.25MHz，过渡带宽为3.5MHz，阻带衰减为20dB的59阶低通滤波器乘以exp(-jnπ/40)获得。原型滤波器由截止频率为35.0MHz(-6dB)，滚降系数0.01的升余弦滚降滤波器乘以exp(-jnπ/2)，并将滤波器中的Z-1替换为Z^-20获得。设计出来的低通滤波器通带截止频率为14MHz，过渡带宽为0.2MHz，阻带衰减为20dB。
　　仿真得到的DDC频幅特性如图8(a)。低通滤波器的过渡带非常窄，14.2MHz的信号比14.0MHz大约衰减了20dB。图8(b)和(c)分别是相同幅度的14.0MHz和14.2MHz信号调制在35MHz载波上后，经DDC处理的频谱输出。图8(d)、(e)、(f)是将14.2MHz和14.0MHz相加、用35MHz载波调制、经DDC处理输出的频谱输出。可见(d)中输入频谱在14.2MHz的能量峰在输出频谱(f)中被滤除了。