摘 要： 在电视制导" title="电视制导">电视制导中，快速搜索并锁定被打击目标是关键技术之一。基于单片FPGA完成了一种利用多视场对目标进行搜索的设计。本设计对实时性要求极高，控制指令的解析采用浮点运算，并且数据的存储只采用了一片SDRAM地址交织完成，系统中灵活运用NiosII 软核" title="软核">软核处理器和高速Avalon总线达到了以上要求。
    关键词： 电视制导  四画面" title="四画面">四画面  NiosII软核  Avalon总线

    电视制导是精确制导武器家族中的一员。通过导弹上的电视摄像头将所摄取的目标图像用无线电波发送到载机，飞机上的操纵人员得到目标的直观图像，从中选取需要攻击的目标，然后用无线电指令形式发送给导弹，通过导弹上的自动驾驶仪控制导弹，使它跟踪并攻击所选定的目标。由于导弹在飞行过程中时间较短，如何快速准确地定位欲打击目标是电视制导关键技术之一。采用四画面进行目标搜索，可以在时间和空间上增大搜索视场，快速准确定位目标，实施精确打击。
1 系统设计
    电视画面用模拟的方法表示为一个随时间连续变化的带行场同步的信号,要将一个满屏的电视画面在水平方向和垂直方向任意缩放,可以用电视信号的数字化表示方法,即CCIR656表示方法。在此种表示方法中,将电视信号先以分量格式表示,再表示为一个8bit的数据流；彩色视频数据" title="视频数据">视频数据一行1728（有效数据：1440，行消隐(含SAV)：284，EAV：4）个像素点；每帧图像包含两场，奇场313行，偶场312行，总计625行，有效显示为576行；数据流的时钟为27MHz，像素时钟为13.5MHz，每个像素占2个字节，即一幅图像的有效像素为720×576=414 720个；要在同一监视器上显示四个画面，每个画面的有效大小变为原来的1/4，相当于CIF格式（360×288），在对图像数据存储时，采用只存奇场数据，并且采样时钟减到6.75MHz，只存储有效数据，把EAV和SAV以及中间的消隐数据去掉；在行为高时把有效数据写入SDRAM，注意写入时要有地址交织，在行为低时把数据按顺序读出来，加上自己造的消隐数据，经缓存后送给DA进行数模转化，输出的视频就为四画面显示。同时接收的指令数据经FPGA的NiosII软核解析后，部分要显示的数据转换成字模插在图像数据的特定位置，在屏幕的固定位置显示。整个设计的系统结构框图如图1所示，以简单的结构实现较复杂的功能是本文的特点。

2 硬件设计
    本文的硬件较简单。FPGA采用Altera公司的EP1C120F240I7；SDRAM的存储容量要大于一帧有效数据的容量，工作时钟大于81MHz，并且能提供突发读写操作和任意地址存取功能；DA需采用符合ITU-R BT601/BT656协议并能把YCrCb信号转换成标准PAL/NTSC的视频输出芯片。本文的主要设计工作是在FPGA内部模块的设计上，如图2所示。接收的数据是八位经过解码的数字化的图像数据，根据解析的特定指令字作为选择信号，决定是否显示四画面。当只显示单一画面时，图像数据和HVF信号可以直通给DA；当要显示四画面时，通过FPGA控制把数据存到SDRAM中，再通过一定的顺序读出送给DA输出显示。指令数据通过422接口差分送入，对干扰有较强的抵抗能力，经过差分芯片后变成一路数据送入FPGA，经解码后得到相关数据，一部分作为控制指令控制显示，另一部分存储在FPGA的RAM中，根据HVF信号替换视频数据流中的部分数据，在屏幕的固定位置上显示航向、俯仰等信息。

    本设计主要有以下几个难点：
    (1)图像数据的高速存储和读取：标准的PAL制式的有效显示为720×576，对于四画面的每一幅图像，大小为360×288。由于传输过来的是连续的视频信号，送给DA的信号也要是连续的，而SDRAM的读写要分开操作，不可以同时进行，所以在存储到SDRAM前和从SDRAM中读出数据后都要有缓存。经实际测试，对SDRAM的读写时钟要达到81MHz，所以采用Avalon总线进行数据交换。Avalon总线^[2]是一种协议较为简单的内部总线，提供完全的同步操作，占用FPGA资源少，并具有嵌入式地址译码、数据流处理、带延时的读写操作等重要特性。基本的Avalon总线传输是在主设备和从设备之间传输一个字节、半字或字。在对Avalon总线上的从设备进行读操作时，会激活Avalon总线的从读传输过程。整个从读过程可以在一个时钟周期完成，图3为一个基本的读操作过程。总线传输在时钟上升沿开始，传输address、byteenable_n和read_n信号给目标设备；Avalon总线模块对address进行解码，产生一个chipselect信号，送给目标从属设备；收到chipselect信号后，从属设备送出readdata，Avalon总线模块在下一个时钟上升沿得到readdata。

    (2)指令解析：解析指令要用到浮点运算，但在FPGA中要进行浮点运算较困难，必须通过反复的移位操作来完成。本文应用了NiosII软核[1]。NiosII是Altera公司针对其FPGA设计的嵌入式软核处理器" title="软核处理器">软核处理器，16位或32位结构可配置并包含5级流水线的通用RISC微处理器，包括指令系统、寄存器、高速缓存、中断处理、硬件加速，可以组合Altera公司提供的标准外围设备库,并允许用户自定义逻辑接口。上百兆的性能、灵活的自定义指令集和自定义硬件加速单元，以及友好的图形化开发环境NiosII IDE等特点，为它的应用开发提供了极大的优势。
    (3)四画面/指令显示：四画面是通过对有效数据欠采样后地址交织写入SDRAM，按顺序读出，所以在FPGA中设计了写地址变换控制各画面在屏幕上的显示顺序。读地址变换模块用指令RAM中的数据替换特定地址的视频数据，在屏幕特定位置显示指令信息。
3 软件设计
    软件设计在NiosII软核中采用C语言，其他均采用VHDL语言设计。软件程序基本流程如图4所示。

    程序的主要流程如下：
    (1)上电初始化。FPGA从FLASH中load程序；
    (2)配置DA。DA是采用I²C总线进行配置的，I²C总线示意图如图5所示。DA要配置成采用HVF模式，这样才能用改造的HVF信号控制四画面和信息显示。

    (3)解析指令。指令数据通过RS-422口差分输入，经过422转换芯片合成一路串行信号，经过隔离芯片（同时完成电压从5V到3.3V转换）送给FPGA。进入FPGA后，通过异步通用串行接口模块（UART），把数据转换成8位并行数据，经解码并确认为正确指令数据后送给NiosII模块处理。在NiosII软核中处理是因为信息中包含浮点数，NiosII处理器可以直接处理浮点数，避免了自己处理时的移位操作，相对较简单。指令帧解析后，需要显示的数据存在片内RAM中，一些控制信息直接用于控制功能，例如单/四画面显示指令。

    (4)单/四画面显示判断，通过特定指令字判断需要单画面还是四画面显示。如果是单画面显示，视频数据和HVF信号直通给DA，否则对HVF信号进行改造，改造后的HVF信号如图6所示；只在HVF均为低时通过欠采样时钟（6.75MHz）写入片内FIFO缓存，这样保证了只把有效数据存入写FIFO；同时改造好的HVF信号送给读FIFO作为它的使能信号。

    (5)由于NiosII的SoPC系统是一个软硬件的复合系统，SDRAM读写有两种方式[3]，即采用软件方式实现或通过纯硬件逻辑实现。采用软件方式可以不增加硬件资源，但占用CPU的处理时间；若采用硬件方式实现，需要占用额外的硬件资源，但可以保证系统工作速度不受影响。由于本设计要求实时性较高，而且FPGA的资源比较充裕，所以采用后一种方式。操作顺序是从写FIFO中读取数据送给SDRAM存储，从SDRAM中读取数据送给读FIFO，读写通过行同步（H）信号控制。当行为高时写入，行为低时读出，每次都是整行的写入和读出。注意存入时地址要有交织，每个画面的存储地址固定，存储格式如图7所示。读是按顺序读出，实现了图像信息的重组。

    (6)显示控制可在屏幕特定位置输出指令信息，通过计数器判断在固定的行、点处，数据从片内RAM固定位置读取，视频数据和指令数据按照这种给定的格式送给DA，转换成模拟信号，送到终端监视器上显示。在图像屏幕上就能显示字符，使操作者能直观地了解导弹的状态。
    本文的控制都是在单片FPGA中实现，可以经过简单的修改适应不同的应用需求，例如九画面和十六画面显示等。同时根据导引头中摄像装置的摆动速度，可以以场为单位调整各画面的时间间隔。
    本文借助Altera的NiosII嵌入式软核处理器和Avalon总线，在电视制导中实现了在一台监视器上分四画面显示不同的搜索视场，提高了目标搜索效率，各个子系统在硬件结构上是模块化的，而所有这些子系统的控制器全部集成在一片FPGA中。高集成度带来的不仅是成本下降，还有便利性和灵活性，因此本设计完全可以针对不同的具体应用场合加以定制和优化。Nios软核处理器的引入，不仅使整个系统做到了真正的软硬件可裁剪，更重要的是把这种新的设计理念带入到嵌入式系统开发中。
    本设计也可以用于民用无线监控系统中，例如森林防火等，采用视频合路的方式实现一台监视器监视四路信号，大大节省了成本。
参考文献
[1] Altera Company.NiosII Software Developer′s Handbook[S].2005.
[2] Altera Company.Avalon Specification Reference Manual[S].2003.
[3] 潘松，黄继业，曾毓.SOPC技术实用教程.北京：清华大学出版社，2004.