基于FPGA的高速LDPC码编码器的设计与实现
丁 宏 杨 帅 指导教师：罗 武
摘要： LDPC码是通信系统中一种性能十分优秀的信道编码。本文针对便于硬件实现的QC_LDPC码进行了编码器设计，采用多路并行、流水线结构、优化关键路径等多种手段，在Altera公司FPGA平台上实现了编码速率高达1.6Gbps的编码器，并使用逻辑分析仪验证了编码器在高速运行下结果的正确性。
Abstract：
Key words :
摘 要：LDPC码" title="LDPC码">LDPC码是通信系统中一种性能十分优秀的信道编码。本文针对便于硬件实现的QC_LDPC码进行了编码器" title="编码器">编码器设计，采用多路并行、流水线结构、优化关键路径等多种手段，在Altera公司" title="Altera公司">Altera公司FPGA" title="FPGA">FPGA平台上实现了编码速率高达1.6Gbps的编码器，并使用逻辑分析仪验证了编码器在高速运行下结果的正确性。
关键词：LDPC，高速编码器，FPGA
此内容为AET网站原创，未经授权禁止转载。