头条 基于FPGA的视频处理硬件平台设计与实现 为了满足机载显示器画面显示多元化的要求，提出了一种基于FPGA的视频转换与叠加技术，该技术以FPGA为核心，搭配解码电路及信号转换电路等外围电路，可实现XGA与PAL模拟视频信号转换为RGB数字视频信号，并且与数字图像信号叠加显示，具有很强的通用性和灵活性。实验结果表明，视频转换与叠加技术能够满足机载显示器画面显示的稳定可靠、高度集成等要求，具备较高的应用价值。 最新资讯 Xilinx荣膺Cisco供应链安全冠军 All Programmable 技术和器件的全球领先企业赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX)）今天宣布荣膺Cisco公司供应链安全冠军奖。 发表于：10/16/2013 Altera起价只有49美元的开发套件扩展了低成本系列产品 Altera公司 (Nasdaq: ALTR)今天宣布，新增五款基于其Cyclone V FPGA的低成本开发套件。这些新开发套件入门价格只有49美元，方便了设计人员以高性价比方式开始FPGA开发。Altera为业界提供了最全面的系列低成本解决方案，考虑客户独特的设计需求而优化了功耗和性能。系列产品包括CPLD、FPGA和SoC，均由Quartus® II开发环境提供支持。Altera系列产品的密度范围在业界最广，封装选择最多，适用于多种大批量应用和系统。 发表于：10/16/2013 基于ARC算法的数据压缩技术和实现 针对无损压缩技术在航天遥测系统中的应用情况，提出了基于现场可编程门阵列（FPGA）和数字信号处理器（DSP）硬件结构的遥测噪声数据实时无损压缩系统的方案。结合Shannon信息论中信息熵的概念，研究了数据压缩的本质和算法评估标准。通过PC仿真试验对多种算法的压缩效果进行了比较，最终选择算术编码(ARC)作为无损压缩的算法。测试结果表明,该方案能够实时采集并压缩遥测噪声数据，有效地提高压缩去除率和压缩速度，优化压缩性能。 发表于：10/12/2013 Altera更新28 nm器件IP系列产品 Altera公司(Nasdaq: ALTR)今天宣布，完成了对28 nm FPGA和SoC IP内核系列产品的更新。在过去一年中，Altera发布的新协议接口IP内核数量超过了15个，适用于多种应用和市场领域。此外，更新了IP内核，有15%的时序余量，产品设计能够快速实现时序收敛，支持客户在其设计中快速集成多个IP内核，产品更迅速面市。 发表于：10/10/2013 Altera支持中国移动研究院下一代无线网络的研发 Altera公司(Nasdaq：ALTR)今天宣布，公司与中国移动研究院（CMRI）合作，开展基于C-RAN体系结构的下一代无线网络研发。Altera FPGA和IP为中国移动研究院的无线系统解决方案提供平台和技术支持，用于验证中国移动蜂窝网络未来使用的无线体系结构，该网络是世界上最大的网络，拥有7亿多用户。 发表于：10/8/2013 全新的自动化在线多项目晶圆（MPW）报价系统提供即时报价 全球最大的独立半导体设计和制造服务提供商eSilicon公司日前宣布：该公司全新自动化多项目晶圆（MPW）批次流片服务即时网上报价系统上线。这项可通过用户友好型网页或者智能手机界面接入的服务，能即时生成可执行的MPW服务报价，而通常通过人工处理需要长达一个星期的时间才能获得一项报价。 发表于：10/8/2013 基于FPGA的数字下变频器设计 设计和实现了基于FPGA的可编程数字下变频器（DDC），用于宽带数字中频软件无线电接收机中，主要完成了数字下变频、数据抽取等功能。采用自顶向下的模块化设计方法，将整个下变频器划分为基本单元，实现这些功能模块并组成模块库。在具体应用时，优化配置各个模块来满足具体无线通信系统性能的要求。 发表于：9/30/2013 基于以太网PHY的高速可靠数据传输方法实现 介绍了一种在成熟以太网物理层技术的基础上使用硬件协议实现的高速可靠数据传输方法。该方法不同于一般采用的TCP机制，它利用FPGA实现数据分组打包和差错控制，用硬件的方法在保证了数据可靠传输的同时实现了软件协议无法实现的高数据率。经过测试证明，该方法相对于TCP协议具有带宽利用率高、传输速度稳定、CPU占用率低的优点，适用于点到点的高速可靠数据传输，同时还支持网络的扩展应用。 发表于：9/30/2013 Mentor Graphics工具被纳入台积电16纳米FinFET制程技术参考流程 Mentor Graphics公司（纳斯达克代码：MENT）日前宣布它已完成其用于台积电16纳米FinFET制程的数字成套工具。台积电16纳米参考流程包含一些新功能，用于Olympus-SoC™布局与布线系统的16纳米设计，以及Calibre®物理验证和可制造性设计（DFM）平台。台积电和Mentor完成了V0.5设计规则手册（DRM）及SPICE 16纳米FinFET认证，并将继续进行V1.0的认证。 发表于：9/27/2013 Mentor Graphics工具被纳入台积电真正3D堆叠集成的3D-IC参考流程 Mentor Graphics 公司宣布其解决方案已由台积电使用真正3D堆叠测试方法进行了验证，可用于台积电3D-IC参考流程。该流程将对硅中介层产品的支持扩展到也支持基于TSV的、堆叠的die设计。具体的Mentor®贡献包括：金属布线和凹凸实施功能、多芯片物理验证与连通性检查、芯片界面与TSV寄生参数提取、热学模拟和全面的封装前及封装后测试。 发表于：9/27/2013 «…224225226227228229230231232233…»
