头条 中国科学院高精度光计算研究取得进展 1月11日消息，据《先进光子学》（Advanced Photonics）报道，在人工智能神经网络高速发展的背景下，大规模的矩阵运算与频繁的数据迭代给传统电子处理器带来了巨大压力。光电混合计算通过光学处理与电学处理的协同集成，展现出显著的计算性能，然而实际应用受限于训练与推理环节分离、离线权重更新等问题，造成信息熵劣化、计算精度下降，导致推理准确度低。 中国科学院半导体研究所提出了一种基于相位像素阵列的可编程光学处理单元（OPU），并结合李雅普诺夫稳定性理论实现了对OPU的灵活编程。在此基础上，团队构建了一种端到端闭环光电混合计算架构（ECA），通过硬件—算法协同设计，实现了训练与推理的全流程闭环优化，有效补偿了信息熵损失，打破了光计算中计算精度与准确度之间的强耦合关系。 最新资讯 基于FPGA的彩色触摸屏控制器的设计 介绍了一种基于FPGA的彩色触摸屏控制器的设计方法，根据彩色液晶屏TFT-LCD与芯片ADS7843的接口方式，使用FPGA设计了TFT-LCD控制器和ADS7843芯片的控制器，并实现了在TFT-LCD上的触摸功能。该控制器显示效果好，触摸响应速度快，为后续彩色触摸屏的IP核设计打下了基础。 发表于：2012/8/28 Lattice MachXO2 Pico 开发评估方案 Lattice公司的MachXO2系列是超低功耗的非易失PLD器件，容量从256到6864查找表（LUT），19个到335个I/O。此外，器件还集成了嵌入区块RAM（EBR）（多达240Kb），分布式RAM(多达54kb)，用户闪存（UFM）(多达3256kb)，PLL以及SPI，I2C和JTAG等接口。待机功耗低到19uW，主要用在低成本量大的消费类电子和系统应用。本文介绍了MachXO2系列主要特性，方框图以及MachXO2Pico开发板主要特性，方框图，电路图和材料清单（BOM）。 发表于：2012/8/28 基于WDM的精确定时器及其在冗余技术中的应用 现代军用电子设备和某些控制系统对设备的可靠性要求越来越高。针对此情况利用设备冗余原理，提出一种基于WDM的精确定时器实现设备冗余的方法。利用此方法设计了双冗余CAN总线板卡及其在WindowsXP系统下的驱动程序，给出了部分驱动实现细节和相关流程。结果表明该方法可成功实现双CAN接口卡在总线故障情况下的冗余切换，提高了设备可靠性。 发表于：2012/8/28 Lattice iCE40 mobileFPGA低功耗智能手机应用方案 Lattice公司的iCE40LosAngelesmobileFPGA系列器件使用40nm低功耗、标准的CMOS工艺制造，专为移动消费电子应用而优化，适合用于传感器管理、视频和图像、自定义连接和存储器/存储空间扩展,广泛应用于智能手机、平板电脑、数码相机（DSC）、电子图书阅读器和便携式导航设备（PND）。本文介绍了LosAngeles系列主要特性和优点,iCE40LP系列架构图,iCEblink40iCE40LP1K评估板主要特性,电路图,主要元件清单和元件布局图. 发表于：2012/8/28 基于FPGA的心音信号采集 设计了基于FPGA的心音采集系统，该系统包括高性能的心音传感器、预处理电路、A/D转换电路和串口通信电路。传感器将心音信号转换成电信号，通过预处理电路的放大和滤波，再经过A/D转换电路送到FPGA，FPGA把现场采集到的数据及时可靠地传递给PC。实验结果表明，该系统能无创、快速、廉价地采集心音信号。 发表于：2012/8/24 基于USB接口的多功能ARINC429总线接口板设计 提出了一种基于USB接口的多功能ARINC429总线接口板设计方案。通过采用SoPC技术、USB协议芯片、基于VHDL的自定义429总线IP核设计以及基于SD卡的存储设计，快速构建了系统硬件，在Nios II开发环境下采用C语言开发了系统核心软件，实现了系统的总线通信和数据存储多功能设计。应用结果表明，该系统具有良好的性能、便携性和经济效益。 发表于：2012/8/24 2D-DCT的FPGA实现 设计了采用FPGA来实现2D-DCT的方案，对于其中的关键部分——乘加运算，给出了基于查找表的分布式算法。整个设计节省了资源，提高了运算速度。仿真结果表明，经过2D-DCT变换后的数据与期望值总体上是一致的，这对于数字图像和视频压缩的研究有一定的意义。 发表于：2012/8/22 基于FPGA的简易可存储示波器设计 本文介绍了一种基于FPGA的采样速度60Mbit/s的双通道简易数字示波器设计，能够实现量程和采样频率的自动调整、数据缓存、显示以及与计算机之间的数据传输。 发表于：2012/8/22 基于CPLD+LVPECL可调窄脉冲发生器的设计与实现 采用CPLD和具有速度极快的LVPECL门电路来实现脉宽可调的窄脉冲信号。利用CPLD提供的10 MHz激励信号和对延时芯片进行写延时控制字来产生所需脉宽。测试结果表明，该可调窄脉冲发生器能产生500 ps~20 ns范围内的脉宽可调、幅度约为400 mV的脉冲信号。 发表于：2012/8/21 基于NoC的图像采集系统设计 为了解决单核处理器系统的总线互连所带来的互连延迟、存储带宽和功耗极限等性能提升的瓶颈问题，设计了基于NoC系统的实时图像采集和处理系统。该系统采用FPGA实现图像采集模块、存储、JPEG编解码、资源节点、路由节点及VGA显示等功能。实验结果表明，在NoC系统上使用多核技术代替传统的单处理器，在提高系统并行性方面显示出了NoC的巨大优势。 发表于：2012/8/21 <…261262263264265266267268269270…>
