鉴相器 相关文章(28篇)
-
基于FPGA的高精度鉴相器实现
发表于：10/20/2020 9:07:00 AM
-
一种基于FPGA 的新型误码测试仪的设计与实现
发表于：10/17/2012 4:26:51 PM
-
电子系统中合成频率源基于PLL技术设计方案
发表于：7/27/2012 3:56:25 PM
-
ADI推出业界性能最高的PLL频率合成器ADF4159
发表于：7/12/2012 11:39:14 AM
-
ADI推出业界性能最高的PLL频率合成器
发表于：7/2/2012 1:51:26 PM
-
宽频带数字锁相环的设计及基于FPGA的实现
发表于：5/9/2012 11:31:37 AM
-
超低抖动时钟合成器的设计挑战
发表于：7/10/2011 11:41:12 AM
-
基于ADF4106的锁相环频率合成器
发表于：7/6/2011 11:40:36 AM
-
鉴相器频率对调频连续波信号线性度影响
发表于：6/20/2011 11:38:48 AM
-
MBl504/MAX2620设计的微型高稳定锁相时钟频率源
发表于：1/27/2011 12:00:00 AM
-
微型高稳定锁相时钟频率源
发表于：1/27/2011 12:00:00 AM
-
基于锁相环的低频正弦波发生器设计
发表于：1/11/2011 12:00:00 AM
-
无线射频收发系统硬件设计
发表于：4/16/2010 12:00:00 AM
-
54 Mb/s NRZ时钟数据恢复电路的设计与实现
发表于：7/6/2009 2:33:17 PM
-
基于锁相环技术的频率合成器的研究
发表于：7/6/2009 9:31:02 AM
-
应用LMX2370设计双锁相环频率合成器
发表于：5/20/2009 2:36:22 PM
-
FPGA在锁相频率合成中的应用
发表于：3/18/2009 1:48:39 PM
-
实现SDH E1支路输出口全数字锁相环的新方法
发表于：11/11/2008 3:25:33 PM
-
数字锁相环在电力系统谐波检测中的应用
发表于：11/11/2008 3:05:35 PM
-
一种基于FPGA实现的全数字锁相环
发表于：9/22/2008 5:29:12 PM
-
脑电物理头模型数据采集系统的研究
发表于：9/18/2008 3:38:11 PM
-
PPLID控制回路及其在FIRA控制中的应用
发表于：9/11/2008 10:12:42 AM
-
基于FPGA的智能误码测试仪
发表于：8/19/2008 2:52:51 PM
-
宽带CDMA发射机低相噪本振源的设计
发表于：8/12/2008 3:35:04 PM
-
一种可编程的全数字锁相环路的实现
发表于：8/4/2008 10:36:57 AM
-
新型双环900MHz、1800MHz频段数字调谐系统
发表于：7/24/2008 5:36:12 PM
-
基于FPGA全新锁相倍频系统的设计
发表于：5/19/2008 2:07:13 PM
-
一种基于锁相环的可变量程转速控制系统
发表于：4/28/2008 3:08:12 PM
Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2