在进行船舶、潜艇等航器的设计工作过程中，需要对航模进行各种水池试验工作。在试验水池中对航模进行航迹测量时，短基线系统在同等精度下相比于超短基线系统技术复杂度较低、抗混响和多途能力强，且成本较为低廉，因此得到了广泛的应用。通过在试验水池中布放短基线水声定位系统，可以很方便地测量航模在水中航行的轨迹、航迹数据和其他数据，通过融合计算即可得以验证和优化船舶设计。

    在雷达、无线电领域，全数字化接收机概念的提出受到了普遍的关注，随着电子技术的进步，以大规模可编程逻辑器件（FPGA）为处理核心的软件雷达、无线电系统得到广泛的应用。FPGA其内部资源丰富，可以并行实现复杂的信号处理算法，其速度和效率在某些方面优于一般的专用信号处理器件。
    本文通过使用大规模可编程逻辑器件作为核心的短基线定位系统接收机实现多通道信号的接收和处理，有效地降低系统设计的复杂度和成本，从而实现了一套高精度的短基线水声定位系统，并成功地应用于某研究所的航模试验。
1 同步短基线定位原理
    水声定位是通过测量目标声信号从发射到基阵接收所经历的时延来测量声源到各个基元的距离，然后通过平面或者球面相交即可测量和确定目标相对于基阵的方位。
    根据目标声信号的不同，水声定位系统区分为目标携带声信标的主动定位测距和不携带声信标的被动定位测距；根据声信标时间测量方式的不同，分为同步定位和异步定位。
    对于主动同步定位系统，通过在目标上安装高精度的同步时钟并与接收机内部同步时钟进行时钟同步，可以确知目标发射信号的时间。在测量过程中，经接收机测出信号从发射到接收所经历的时间并联合声速即可确定目标相对于接收基阵的空间位置。同步方式可以使系统达到很高的精度，但同步误差会随时间累积逐渐增大，因此长时间定位时精度不高。随着高精度恒温晶振的技术发展，在有限时间内的时钟误差较小，完全可以满足航模试验的要求。
   

    联立这两个方程，即可得到2、3、4号基元解算对应的目标位置。为了提高测量精度，将每三个阵元的合围区域定义为一个象限，当目标位于两个子阵的象限重叠区域时，将两个子阵的测量结果进行判别处理，以提高测量精度，同时也有利于减少偶然误差的影响。
    得到目标位置(xs，ys)后，代入式(1)中，即可得到两个目标深度解，其关于基元深度z1对称。由于基元布放深度比航模要深，此时选取zs<z1的解即是正确的目标深度。
2 短基线定位系统原理及电路设计
    定位系统主要由三个部分组成：(1)信标发射机；(2)定位接收机；(3)计算机显控平台。其各组成部分的功能如图2所示。

2.1 信标发射机原理
    信标发射机功能组成如下：
    （1）同步钟：为系统提供高精度的时间基准，以此产生信标信号。本系统采用南京新联电讯生产的高精度恒温晶体振荡器，频率为5 MHz，精度为0.005 ppm，通过对晶振频率微调校准，可以满足4 h累计时间误差不超过20 ?滋s的精度要求，换算成距离测量误差为3 cm。
    （2）信标控制器：按照时间基准驱动功率放大器发送信标信号；根据同步连线和定位接收机进行时基同步。
    （3）功率放大器及发射换能器：功率放大器采用MOSFET驱动的D类功率放大器，特点是体积小、发射功率高。信标信号的基本形式为CW脉冲，频率为72 kHz，脉冲宽度为0.8 ms；发射换能器采用球形无指向性换能器。
2.2 定位接收机原理
    定位接收机功能组成如下：
    （1）接收基阵：基元内部安装有收发合置的前置放大器，用于接收信标声信号，将声信号转换成电信号并放大后传送至多通道接收机供后续处理。
    （2）多通道接收电路：对接收信号进行滤波、放大和时间增益控制处理。设计中通过FPGA控制器控制功率型继电器选通功率放大器和指定的发射换能器，分时完成基阵阵元的校准测量。
    （3）信号处理电路：对系统的工作进行控制管理；完成接收信号的前置处理，将处理结果送至计算机进行测迹解算；根据计算机控制命令完成基阵校准。信号处理机核心部件以大规模FPGA（型号为Altera公司的EP3-
C25Q240）作为控制器，可以并行同步完成4个基元的接收信号的采集和处理。EP3C25具有比较丰富的资源，包含了约2.5万个逻辑单元、132个9 bit硬件乘法器、约61 Kb存储单元、4个锁相环。
3 时延测量原理及仿真分析
3.1 数字正交接收机原理和FPGA实现
    模拟接收机采用模拟器件完成解调等工作，为保证正交支路信号的一致性，需要复杂的辅助电路, 但仍难以克服像乘法器这类器件的非线性。数字正交接收机采用高稳定度晶体振荡器，通过数字频率合成器产生的本地参考载波和数字量化后的接收信号进行相干解调，然后使用数字信号处理算法自适应完成信号检测和判决[1]。
    根据数字正交接收的原理，本文提出一种改进的正交接收机方法，在高信噪比的条件下可以大大降低程序的复杂度和运算量，减少FPGA资源的消耗。改进后的正交接收机原理框图如图3所示。

    对设计中FPGA资源结构进行分析：(1)NCO产生的正交数字信号的量化宽度为10 bit，输入信号A/D转换精度12 bit，第一个乘法器输出为了避免溢出，输出结果为24 bit；(2)将乘法器输出的结果去掉低8位后送入双端口RAM(DPRAM)的输入端口。这里利用DPRAM构成一个滑动窗结构，在每个采样周期中利用一个32 bit具有加减功能的加法器将DPRAM的输入数据相加，然后再减去输出数据，从而构成一个积分器；(3)将32 bit加法器的输出结果去掉低8位后进行平方，输出数据为48 bit；(4)对I、Q两个通道的数据相加，构成正交接收机的48 bit的输出数据；(5)一个状态机，用于数据处理过程中的时序控制。
    经过QuartusII编译分析，这一结构的资源使用情况如表1所示。

    本系统在一片FPGA中，使用4路接收机程序进行数据的并行处理，有效地降低了系统软件的复杂度。
3.2 自适应门限检测原理
    在门限比较判决中，门限值的设置依据有所不同，基本可分为固定门限值、基于恒虚警率(CFAR)准则的自适应门限值和最佳门限值三种。试验水池环境存在较为复杂的信道环境，接收到的信号由于水面、水底反射的影响以及距离变化的影响，容易产生较为严重的干涉叠加而使得信标信号产生较为强烈的断续起伏。因此必须采用自适应门限检测，以达到不同的信噪比情况下检测系统的虚警概率是恒定的。在CFAR准则下的门限值，当虚警概率选择恰当时，其检测性能逼近最佳门限[4-5]。
    由于改进后的正交接收机近似地等价于平方律包络检波器，因此本文根据试验条件的具体情况，采用固定门限加采用基于信号能量的自适应检测方法，避免非高斯噪声对检测结果的影响，减少自适应门限的变化范围，提高系统的可靠性。
    信号功率P是N 个采样点的平均功率，为便于比较，一般取N和正交接收机积分长度M相等。
  
3.3 仿真分析
    本文根据以上方法进行计算机仿真。图5是信噪比20 dB时多途叠加下的接收信号的原始波形及正交输出结果，以及经过积分的信号和自适应门限进行比较判别的结果。通过仿真结果可见，自适应门限判决可以很好地检测到定位脉冲信号。

4 测量结果试验
    试验水池大小为60 m&times;50 m，试验过程先进行基阵自校准，测量结果为：1阵元(0，-14.91)；2阵元(-22.62，
0.01)；3阵元(0，14.91)；4阵元(24.54，0.23)，单位为m，声速使用乌德公式通过测量温度和布放深度修正为1 465 m/s。
    由于直接测量校阵结果和航迹测量结果比较困难，为了考核基阵测量精度和测迹精度，采用在x＞0、x＜0和x＝0(y＝0)附近区域，声源在水平面内做半径为10.8 m的圆周运动，通过测量轨迹圆的直径和圆度，即可验证定位系统的性能和精度。试验结果如图6所示。
    通过分析不同位置单位圆航迹测量结果，可以验证系统的定位和测迹精度，测量精度满足设计指标要求，同时也验证了基阵自校准测量结果的准确性。轨迹圆测量分析结果如表2所示。

    在多通道同步数据处理系统中，通过合理地使用FPGA处理器可以获得比使用单个DSP处理器芯片更好的并行性。
    文中通过仿真分析和试验测量进行了验证，本系统使用FPGA作为系统控制器和信号处理器，在系统中同时实现了数据采集控制、信号处理和通信传输多个功能，其并行性降低了系统的设计复杂度，因此具有很强的工程实用性。
参考文献
[1] 苗鑫，王丽华，洪韬.一种改进型中频数字化正交解调结构[J].电子技术应用，2010，36(8)：63-65.
[2] 郭书军，臧淼，张延华.数控振荡器应用及其在FPGA中的实现[J].微计算机信息，2006，22(12-2)：137-138，31.
[3] 王磊.一种全数字化正交接收机的实现方法[J].制导与引信，2003，24(2)：31-35.
[4] 吴玉成，陈婷婷.在滑动窗口中判决的自适应门限检测方法[J].系统仿真学报，2008，20(10)：2770-2773.
[5] Choi Kwonhue，Cheun Kyungwhoon，Jung Taejin.Adaptive PN code acquisition using instantaneous power-scaled detection threshold under rayleigh fading and pulsed gaussian  noise jamming[J].IEEE Transactions on Communications(S0090-6778)，2002，50(8)：1232-1235.