0 引言

    ΔΣ调制原理应用到模数转换器中是由Inose在上世纪六十年代第一次提出^[1]。ΔΣ调制器已经经过了近60年的发展历程，这一过程中涌现出各种不同的电路及系统设计的方法。基于过采样及噪声整形技术的ΔΣ调制器，由于其对模拟电路的性能要求较低，将其应用到现代片上系统（SoC）的模数转换接口中成为一个很好的选择。在ΔΣ调制器设计中需要考虑许多实际设计的问题及各电路指标的折中以优化其功耗、速度、面积及精度等。近年来ΔΣ调制器成为国内外研究的热点，各种不同设计方法及新的结构层出不穷，而其中集成电路工艺尺寸的降低成为其发展的主要推动力。

    随着工艺的演进及设计方法的完善，连续型ΔΣ调制器的性能指标逐步提升。连续型ΔΣ调制器的积分器是由运放、电阻、电容构成的连续时间积分。相较于利用开关电容电路的离散型ΔΣ调制器，其采样速率和能效能够达到更高，可以应用到无线通信等这些对模数转换器带宽具有较高需求的地方。同时其输入处是电阻，因此降低了对外部信号驱动能力的要求。本文将从两个部分对其原理发展趋势进行阐述。第一部分主要阐述连续型ΔΣ调制器的基本原理及结构。第二部分主要分析了近年不同连续型ΔΣ调制器的设计。最后总结了连续型ΔΣ调制器设计的趋势及挑战。

1 连续型ΔΣ调制器原理及基本结构

    连续型ΔΣ调制器的工作原理中主要包含了两个信号处理的方法：过采样和量化噪声整形。通过以上两个方法可以降低调制器带内的噪声从而达到提高ΔΣ调制器精度的目的。过采样技术是通过比奈奎施特频率大过采样率倍（OSR）的高速采样频率，从而实现了带内量化噪声的降低。对于连续型时间ΔΣ调制器，其将采样模块移到了量化器处，由于量化器处对信号精度要求较低，从而通过量化器高速采样可以实现更大的调制器带宽。量化噪声整形技术是通过积分器和反馈数模转换器（DAC）构成的反馈系统，实现对量化噪声的整形过程，压低调制器的带内噪声。连续型ΔΣ调制器的噪声整形函数是连续域的传输函数，是通过连续型积分器来实现。

    连续型ΔΣ调制器的基本结构如图1所示，其由连续积分器构成的环路滤波函数H(s)、量化器、反馈DAC构成。这些不同的模块受到电路非理想特性或非线性的影响。积分器中由于运放的有限增益和带宽、有限摆幅等问题，在理想1/s传输函数中引入零极点。在反馈过程中，通过DAC进行信号重建，这将对整个调制器的行为有很大影响。不同的DAC反馈信号波形，对应有不同的传输函数^[2]。同时反馈DAC中非理想因素如非线性、时钟抖动等也会对ΔΣ调制器的性能产生很大影响^[3]，量化器则受到非线性、比较器亚稳态等非理想特性的影响。以上因素都需要在行为模型的建立和仿真中进行考虑，以根据指标要求，选择合适的ΔΣ调制器结构。

2 连续型ΔΣ调制器分类

2.1 传统结构的连续型ΔΣ调制器

    传统结构的连续型ΔΣ调制器在系统上基本由RC积分器、反馈DAC及量化器构成。通过优化不同模块以得到更好的性能。

    量化器在高采样率下，其功耗增长占整个芯片功耗的较大部分，为了降低其功耗，通过使用SAR ADC作为调制器中的量化器可以有效降低量化器的功耗。同时SAR ADC可以实现更高的精度，从而提高整个调制器的精度^[4-5]。图2给出了SAR ADC作为量化器的ΔΣ调制器结构。从图中可以看到，通过较高精度的异步SAR ADC提高量化器位数。相比于运用Flash ADC作为传统量化器的ΔΣ调制器，其只用了单个比较器，可以大量地节省量化器的功耗和面积。针对量化器功耗的优化，还有很多其他文章提出了其各自的新型结构^[6]。

    反馈DAC引入的非理想因素将会直接进入信号通路，从而对ΔΣ调制器性能产生直接的影响。为了降低DAC的非理想特性，通过使用开关电容反馈可以有效降低时钟抖动的影响^[7-8]。图3为开关电容结构可以作为反馈DAC的一个单元。由于开关电容放电的电流是以指数形式递减，当存在时钟抖动时，其反馈到回信号通路的误差较小，因此降低了时钟抖动的影响。同时由于电容型DAC的匹配性比电流舵型DAC好，其线性度也有提高。

    积分器中含有运放，这是整个ΔΣ调制器中功耗最大的部分。在滤波器环路中，可以通过使用无源RC滤波器^[9]，或者使用单个运放实现双阶的滤波器^[10]来减少运放数量，以达到降低功耗的目的。相应电路如图4所示，图4(a)中给出了一个单放大器的双二阶网络。从电路的拓扑结构中可以看到，通过单个运放可以实现两个极点，从而达到实现两阶的效果，这样可以省去一个运放。而图4(b)中更是将运放全部去掉，只剩下RC网络，通过无源网络实现滤波，这样可以达到极低的功耗。

2.2 带数字校正的连续型ΔΣ调制器

    虽然模拟电路的优化设计可以带来更低功耗的ΔΣ调制器，但模拟电路会受到更多非理想因素的影响。为了降低这些影响，数字校正技术得到了更多的关注与应用。

    在连续型ΔΣ调制器中，除了传统结构中的模块，还加入数字校正模块，从而可以降低对模拟模块的要求。图5所示为通过在反馈环路中应用可替代的辅助型DAC，提高了反馈DAC的线性度。DAC中每个单位电流源的失配都通过基于二进制测试信号的互相关性进行数字域的估计，然后将估计结果存储到查找表中，用于校正输出数字信号^[11]。由于其数字校正过程是在模拟环路之中，因此数字域不需要额外精确的误差传输函数，这种校正方式可以减小功耗，不需要模拟电路与数字电路进行匹配，降低电路速度要求，且提升电路稳定性。通过这一数字校正系统，连续型ΔΣ调制器的谐波性能得以提升。相比于传统的动态元件匹配的线性化技术，其可以工作在较低的过采样率下，同时不引入额外的环路延时。

2.3 基于压控振荡器的连续型ΔΣ调制器

    随着深亚微米工艺技术的发展，时域ADC的精度得以提高，其中VCO可以将电压转换为时域信号，通过简单的数字电路即可将转换的时域信号转换为数字信号，同时在转换过程中VCO本身具有一阶积分的特性。由于VCO中具有较多的数字电路，因此基于VCO的连续型ΔΣ调制器更适应于先进CMOS制造技术的发展。

    图6所示是利用VCO作为一阶积分器，以替换由RC运放构成的有源积分器^[12]。其中VCO1的时域输出信号通过控制电荷泵开关来实现其前馈支路系数和到下一级的系数。前馈电阻R₃用于降低VCO和CCO的信号输入幅度，以提高其线性度。最后通过RC运放构成的积分器，提供一个虚拟地以利于该点电流的求和。利用VCO和CCO的一阶积分特性，可以实现近乎理想的一阶积分函数，从而避免了因运放非理想特性引入的零极点偏差。同时在先进工艺下，基于VCO的连续型ΔΣ调制器能够实现更大的带宽。

3 连续型ΔΣ调制器发展的趋势及挑战

    从以上所作的综述中可以看出，连续型ΔΣ调制器的研究主要集中在各个模块的性能改善以及随着CMOS制造工艺的进步，设计中越来越多地使用数字模块，以降低对模拟模块性能指标的要求。这些新的电路技术的提出与改进，其主要目的都集中在提高连续型ΔΣ调制器的带宽及能效。这也是连续型ΔΣ调制器以后发展的趋势。而随着更多数字模块的运用，产生了相应的新的问题。一方面数字模块的增多，使得数字信号对模拟模块的影响加大，模拟模块性能得不到相应的提高。另一方面数字模块与模拟模块接口变得复杂，使得设计复杂度增加。对于基于VCO的连续型ΔΣ调制器，VCO的线性度不佳，这将出现新的问题需要解决。

4 结论

    本文总结了近年来在连续型ΔΣ调制器设计上的发展情况，这些新技术的提出解决了连续型ΔΣ调制器所遇到的DAC非线性、量化器功耗较大、运放非理想特性引入的多个零极点问题。让连续型ΔΣ调制器的带宽提高，同时降低了整个电路的功耗，这将有利于拓展连续型ΔΣ调制器应用范围。

参考文献

[1] INOSE H，YASUDA Y，MURAKAMI J.A telemetering system by code modulation Δ-Σ modulation[J].Space Electronics and Telemetry，IRE Transactions on，1962，SET-8(1)：204-209.

[2] ORTMANNS M，GERFERS F.Continuous-Time Sigma-Delta A/D Conversion: Fundamentals, Performance Limits and Robust Implementations[M].New York：Springer，2006.

[3] CHERRY J，SNELGROVE W.Continuous-time Delta-Sigma modulators for high-Speed A/D conversion[M].Nowell，MA：Kluwer，2000.

[4] Hung-Chieh Tsai，Chi-Lun Lo Chen-Yen Ho，Yu-Hsin Lin.A 64fj/Conv.-Step Continuous-Time ΣΔ Modulator in 40 nm CMOS Using Asychronous SAR Quantizer and Digital ΔΣ Truncator[J].IEEE J.Solid-State Circuits，2014，48(11)：2637-2648.

[5] RANJBAR M，MEHRABI A，OLIAEI O，et al.A 3.1 mW continuous-time ΔΣ modulator with 5 bit successive approximation quantizer for WCDMA[J].IEEE J.Solid-State Circuits，2010，45(8)：1479-1491.

[6] PREFASI E，HERNANDEZ L，GAGGL R，et al.A 0.1 mm wide bandwidth continuous-time ΣΔ ADC based on a time encoding quantizer in 0.13 ?滋m CMOS[J].IEEE J.Solid-State Circuits，2009，41(10)：2745-2754.

[7] Jo Jun-Gi，Noh Jinho，Changsik Yoo.A 20 MHz bandwidth continuous-time Sigma-Delta modulator with jitter immunity improved full clock period SCR(FSCR) DAC and high-speed DWA[J].IEEE J.Solid-State Circuits，2011，46(11)：2469-2477.

[8] NANDI T，BOOMINATHAN K，PAVAN S.Continuous-time ΔΣ modulators with improved linearity and reduced clock jitter sensitivity using the switched-capacitor return-to-zero DAC[J].IEEE J.Solid-State Circuits，2013，48(8)：1795-1805.

[9] Joao A.de Melo，Fabio Querido，Nuno Paulino，et al.A 0.4 V 410 nW opamp-less continuous-times ΣΔ modulator for biomedical applications[C].In Proc IEEE Int.Symp.Circuit Systems(ISCAS’2014).2014：1340-1343.

[10] ZANBAGHI R，HANUMOLU P K，FIEZ T S.An 80-dB DR，7.2-MHz bandwidth single opamp biquad based CT ΔΣ modulator dissipating 13.7-mW[J].IEEE J.Solid-State Circuits，2013，48(2)：487-501.

[11] KAUFFMAN J G，WITTE P，LEHMANN M，et al.A 72 dB DR. CT ΔΣ Modulator Using Digitally Estimated, Auxiliary DAC Linearization Achieving 88 fJ/conv-step in a 25 MHz BW[J].IEEE J.Solid-State Circuits，2014，49(2)：392-404.

[12] YOUNG B，RAO S，ELSHAZLY A，et al.A 75 dB DR 50 MHz BW 3rd Order CT-ΔΣ Modulator Using VCO-Based Integrators[J].IEEE J.Solid-State Circuits，2013，48(2)：487-501.