0 引言

    物理不可克隆函数^[1]电路是利用集成电路制造中存在随机工艺偏差，通过特殊电路生成随机序列。由于制造过程中工艺偏差的不可控特性，引起电路结构和工作环境均相同的PUF电路，在不同芯片中得到响应是不同的。由于PUF电路的独特性质，使其在电路安全和防伪等领域应用具有潜力，引起研究人员的广泛关注，涉及PUF电路的概念模型、实现技术、性能分析、应用领域以及超大规模集成电路(Very Large Scale Integration，VLSI)设计等。BECKMANN R等^[2]实现ReRAM器件作为延迟元件，增强延迟型PUF的延迟，取得更好的随机性和可靠性。YANAMBAKA V P等^[3]依据无掺杂场效应晶体管制造过程变化的不可复制性，设计混合振荡器仲裁器PUF电路，实现功耗和速度优化。

    随着对PUF电路研究的逐渐深入，针对PUF电路的攻击技术不断被提出，PUF电路安全性受到前所未有的挑战。如何防御潜在的攻击威胁，设计高安全性PUF电路变得越来越重要。鉴此，本文通过对存储型PUF，线性反馈移位寄存器和仲裁器PUF电路进行研究，针对PUF电路的输出响应复杂程度和安全性问题，提出一种多模混合可重构PUF电路概念。在TSMC 65 nm CMOS工艺下对所提PUF电路进行仿真验证，实验结果表明电路逻辑功能正确，并对比分析多模混合可重构PUF电路性能。

1 存储型随机源和仲裁器PUF电路工作原理

1.1 存储型随机源

1.2 仲裁器PUF电路

    仲裁器PUF(Arbiter PUF)的结构如图2(a)所示，仲裁器PUF主要由多个结构完全相同的开关单元和一个仲裁器构成。如图2(b)所示，当选择信号bi为“0”时，开关单元内部数据通路直接导通，当选择信号b_i为“1”时，数据通路交叉导通。仲裁器由D触发器构成。数据的两条传输路径完全相同，由于电路制造过程存在不可控的工艺偏差，其信号的传输延迟不可能完全相同。当上路径信号最先到达仲裁器时，则输出“1”，反之输出“0”。有n位输入选择信号用于配置开关单元路径的延迟，PUF产生一位输出响应。

2 多模混合可重构PUF电路设计

    研究表明，传统PUF电路存在输出响应复杂度低和安全性不高等问题。本文综合存储型PUF、自选反馈的线性反馈移位寄存器和仲裁器PUF的优势，提出一种多模混合可重构PUF方案，其结构框图如图3所示。

    在该模型中，多模混合可重构PUF主要包括存储型随机源模块、自选反馈的线性反馈移位寄存器、串/并转换模块和仲裁器PUF模块。存储型随机源产生随机数据，并集成到自选反馈的线性反馈寄存器的自选反馈网络作为反馈种子的选择信号。自选反馈的线性反馈寄存器产生随机数序列通过串/并转换模块输入到仲裁器PUF的n位路径选择信号。

2.1 多模混合可重构PUF单元电路设计

2.1.1 自选反馈的线性反馈移位寄存器

    线性反馈移位寄存器(Linear Feedback Shift Register，LFSR)主要是由D触发器构成的移位寄存器链和异或门构成，其输入数据是其先前状态的线性函数，线性函数取决于反馈路径。当LFSR的级数为m时，只能产生一种长度为2^m-1位二进制伪随机序列。

    自选反馈LFSR由于反馈路径是随机选择的，因此输出序列是不确定的。自选反馈网络的LFSR电路结构如图4所示，移位寄存器的并行输出位将每级数据输出到随机自选反馈网络，通过二级随机选择电路选择反馈路径。每个信号周期内，自选反馈网络随机选定反馈路径。当LFSR的级数为m时，在时钟信号CLK的控制下能够产生种长度为2^m-1的序列。

2.1.2 多模混合可重构PUF单元电路

    多模混合可重构PUF单元电路结构如图5所示，其中存储随机源模块由8个存储型随机源组成。当WL和SAE为高电平时，阵列能够产生8 bit的随机数Q，用于自选反馈LFSR电路的反馈选择信号Q₁~Q₈。自选反馈网络通过选择信号Q₁~Q₈选择两条反馈路径取异或得到信号F，进而生成随机序列LM。LM需要通过由D触发器构成的串/并转换得到并行信号SM，输入到仲裁器PUF传输路径的选择信号b₁~b₁₂₈。由于工艺偏差的存在IN在两条路径的传输延迟不同，使最终输出响应不同。自选反馈LFSR电路通过WL和SAE信号控制反馈网络的重构，提高仲裁器PUF选择信号的随机性。在WL和SAE为高电平时，在每个时钟周期路径选择信号更新，产生一位随机数。

2.2 N位多模混合可重构PUF电路设计

    多模混合可重构PUF电路的实际应用需要多位输出数据。N位多模混合的PUF电路由N个多模混合可重构PUF单元电路构成，如图6所示。WL和SAE控制系统的开启和反馈网络的重构，CLK为整个网络提供同步时钟，使系统实现连续输出N位密钥数据。

3 实验结果分析

    在TSMC 65 nm CMOS工艺下，设计并验证多模混合可重构PUF电路功能。128位多模混合可重构PUF电路全定制版图如图7(a)和图7(b)所示。多模混合可重构PUF单元电路版图面积为24.00 μm×74.11 μm，128位多模混合可重构PUF电路版图面积为384.00 μm×590.73 μm。在1.2 V电源电压、312 MHz工作频率、27 ℃的环境下，电路功耗为189.04 mW。多模混合可重构PUF电路的功能验证如图7（c）所示。从功能验证图得，多模混合PUF电路延迟为18.14 ns，仲裁器PUF路径延迟为8.13 ns。由于工艺偏差的不确定性，因此电路的具体延迟会随机波动。

3.1 多模混合可重构PUF的特性分析

    随机性指同一芯片PUF电路在相同激励下，输出响应中0和1的均衡性。随机性R计算公式为：

式中r为输出响应，P为输出响应中1的概率。在相同激励下，对设计的PUF电路进行2 048次蒙特卡罗仿真，得到输出响应中，0的数量为985，1的数量为1 063，根据式(1)计算得电路的随机性为96.2%。多混合PUF电路产生的16组128 bit密钥如表1所示。

    唯一性是指不同芯片相同PUF电路在相同激励下，输出响应间的区分度。在理想情况下，唯一性U接近50%。唯一性U的计算公式如式(2)所示：

式中，k为PUF电路的数量，R_i和R_j分别为第i和第j个PUF的输出响应，HD(R_i，R_j)为第i和第j个PUF的汉明距。128位多模混合可重构PUF电路产生的密钥满足数学期望μ=65.02，标准偏差σ=6.12的正态分布如图8所示。利用式(2)计算得多模混合可重构PUF电路密钥的唯一性为50.8%。

    对PUF电路输出响应进行自相关性分析，结果如图9所示，自相关平均值为0，90％置信区间(Confidence Interval，CI)为±0.02，PUF电路有良好的空间独立性。

3.2 多模混合可重构PUF电路的安全特性分析

    针对PUF电路的机器学习攻击，通过收集大量的激励响应对，建立数学模型，用于预测电路的输出响应。在仲裁器PUF中，每个单元的延迟可以通过一个高斯随机变量被建模为一个独立的同分布随机变量。因此，对n阶仲裁器PUF总延迟进行建模，攻击模型^[4]如式(3)所示：

    本文设计的自选反馈网络的线性反馈寄存器，利用SRAM PUF的输出激励作为反馈网络的选择信号，提高LFSR生成随机序列，使其能够产生相比LFSR多倍的信号，路径选择信号有更高选择性，提高PUF电路的安全性。与相关文献比较结果如表2所示。

4 结论

    本文通过对存储型随机源、自选反馈LFSR和仲裁器PUF的研究，提出一种基于线性反馈的多模混合可重构PUF。激励信号控制存储型随机源产生随机数，使得无需更换硬件电路便可实现LFSR反馈网络的随机选择生成随机序列，实现密钥的输出，并且在时钟信号的控制下，能够连续输出密钥数据。在TSMC 65 nm CMOS工艺下，设计输出128位密钥的PUF电路版图面积为384.00 μm×590.73 μm。实验结果表明所设计的多模混合可重构PUF电路实现了密钥的连续输出，随机性达96.2%，唯一性达50.8%。与传统PUF电路相比，设计的PUF电路具有良好的安全性、唯一性以及空间独立性。

参考文献

[1] POTKONJAK M，GOUDAR V.Public physical unclonable functions[J].Proceedings of the IEEE，2014，102(8)：1142-1156.

[2] BECKMANN K，MANEM H，CADY N C.Performance enhancement of a time-delay PUF design by utilizing integrated nanoscale RERAM devices[J].IEEE Transactions on Emerging Topics in Computing，2017，5(3)：304-316.

[3] YANAMBAKA V P，MOHANTY S P，KOUGIANOS E.Making use of manufacturing process variations：a dopingless transistor based-puf for hardware-assisted security[J].IEEE Transactions on Semiconductor Manufacturing，2018，31(2)：285-294.

[4] RUHRMAIR U，SOLTER J，SEHNKE F，et al.PUF modeling attacks on simulated and silicon data[J].IEEE Transactions on Information Forensics and Security，2013，8(11)：1876-1891.

[5] KUMAR R，BURLESON W.On design of a highly secure PUF based on non-linear current mirrors[C].IEEE International Symposium on Hardware-Oriented Security and Trust，2014：38-43.

[6] SAHOO D P，CHAKRABORTY R S，et al.Towards ideal arbiter PUF design on Xilinx FPGA：a practitioner′s perspective[C].Digital System Design，2015：559-562.

[7] 李刚，汪鹏君，张跃军，等.基于65 nm工艺的多端口可配置PUF电路设计[J].电子与信息学报，2016，38(6)：1541-1546.

[8] KIM J，AHMED T，NILI H，et al.A physical unclonable function with redox-based nanoionic resistive memory[J].IEEE Transactions on Information Forensics and Security，2018，13(2)：437-448.

作者信息:

栾志存，张跃军，王佳伟，潘  钊

（宁波大学 信息科学与工程学院，浙江 宁波315211）