基于 HVCMOS工艺的H桥驱动电路版图设计
2021年电子技术应用第6期
李 芳，焦继业，马彩彩
西安邮电大学 电子工程学院，陕西 西安710121
摘要： 介绍了基于HVCMOS工艺的低成本、高集成度、强驱动性能功率集成电路(Power IC，PIC)H桥的设计实现。建立的金属互连线评估模型可在设计早期对H桥物理版图方案进行优差性判断，不依赖设计后仿真,从而提高设计效率。H桥不同互连线设计方案的比较结果表明，多插指阵列器件互连线(M2及以上层金属)与器件本体的金属层M1垂直、梯形状互连结构，能够提高互连线沿电流流向的有效长宽比，减小寄生电阻。
中图分类号： TN492
文献标识码： A
DOI：10.16157/j.issn.0258-7998.201078
中文引用格式： 李芳，焦继业，马彩彩. 基于 HVCMOS工艺的H桥驱动电路版图设计[J].电子技术应用，2021，47(6)：35-39.
英文引用格式： Li Fang，Jiao Jiye，Ma Caicai. H-bridge driver circuit layout design based on HVCMOS technology[J]. Application of Electronic Technique，2021，47(6)：35-39.
文献标识码： A
DOI：10.16157/j.issn.0258-7998.201078
中文引用格式： 李芳，焦继业，马彩彩. 基于 HVCMOS工艺的H桥驱动电路版图设计[J].电子技术应用，2021，47(6)：35-39.
英文引用格式： Li Fang，Jiao Jiye，Ma Caicai. H-bridge driver circuit layout design based on HVCMOS technology[J]. Application of Electronic Technique，2021，47(6)：35-39.
H-bridge driver circuit layout design based on HVCMOS technology
Li Fang，Jiao Jiye，Ma Caicai
College of Electronic Engineer，Xi′an University of Posts and Telecommunications，Xi′an 710000，China
Abstract： The design and realization of a H-bridge which is power integrated circuit(Power IC, PIC) and based on the HVCMOS process with low cost, high integration and strong driving performance is introduced. The established metal interconnection evaluation model can judge the H-bridge physical layout in the early stage of the design and does not rely on post-design simulation, thereby improving design efficiency.The comparison result of different interconnection design of H-bridge shows that the interconnection of multi-finger array device(M2 layer and above metal) is perpendicular to the metal layer M1 of the device and ladder-shaped structure can improve the effective aspect ratio of the interconnection along the current flow direction, thus reduce parasitic resistance.
Key words : HVCMOS；H-bridge；high integration；low on-resistance
0 引言
CMOS工艺具有低功耗、速度快、抗干扰能力强、高集成度、制程简单、成本低等优点，已成为低压模拟和数模混合集成电路的主流工艺技术[1]。为满足高压驱动应用领域的设计需求，在低压LVCMOS工艺基础上发展出高压HVCMOS工艺。其相比高压BCD(Bipolar-CMOS-DMOS)工艺，可省去外加生长外延、埋层，且不必考虑不同型器件的兼容与工艺光刻版重复利用[2-4]。HVCMOS工艺的出现为低成本的H桥驱动设计提供一条可行的技术途径。
在驱动应用设计中，器件导通高阻直接影响转换效率与驱动能力。因此，通常要求器件源漏导通内阻在毫欧级。实际上，器件源漏导通内阻既包括器件自身导通内阻，也有物理版图设计引入的寄生电阻(不同的封装形式也会造成不同的引线电阻)。H桥的强驱动性能依赖于优良的后端物理版图设计。
物理版图是电路设计与制造的桥梁，影响设计性能与集成度[5]。本文从物理版图角度对H桥驱动进行了优化设计，旨在满足H桥驱动的高性价比应用需求。
本文详细内容请下载：http://www.chinaaet.com/resource/share/2000003570。
作者信息：
李 芳，焦继业，马彩彩
(西安邮电大学 电子工程学院，陕西 西安710121)
此内容为AET网站原创，未经授权禁止转载。