适用于Sigma-Delta ADC的多抽取率数字滤波器设计
2022年电子技术应用第1期
王 尧，卜 刚
南京航空航天大学 电子信息工程学院，江苏 南京210000
摘要： 采用标准0.18 μm工艺，设计了一种能改变抽取率并且适应不同信号带宽的应用于Sigma-Delta模数转换器的数字抽取滤波器。该滤波器采用多级抽取，由级联积分梳状滤波器、补偿滤波器和半带滤波器组成。实现的数字滤波器抽取率可以在64、128、256、512中变化，并且补偿滤波器和半带滤波器的带宽可调整。滤波器版图尺寸0.6 mm×0.6 mm。在1.98 V工作电压下，最大总功耗约为2 mW，最高信噪比达到110.5 dB。当补偿滤波器和半带滤波器的通带截止频率根据带宽选择从最高降到最低时，可分别节省56%和39%的功耗；当滤波器功耗降至最小69.63 μW时，所能处理的带宽为390.6 Hz，信噪比为107.8 dB。
中图分类号： TN492
文献标识码： A
DOI：10.16157/j.issn.0258-7998.211706
中文引用格式： 王尧，卜刚. 适用于Sigma-Delta ADC的多抽取率数字滤波器设计[J].电子技术应用，2022，48(1)：89-93.
英文引用格式： Wang Yao，Bu Gang. Design of multi-decimation rate digital filter for sigma-delta ADC[J]. Application of Electronic Technique，2022，48(1)：89-93.
文献标识码： A
DOI：10.16157/j.issn.0258-7998.211706
中文引用格式： 王尧，卜刚. 适用于Sigma-Delta ADC的多抽取率数字滤波器设计[J].电子技术应用，2022，48(1)：89-93.
英文引用格式： Wang Yao，Bu Gang. Design of multi-decimation rate digital filter for sigma-delta ADC[J]. Application of Electronic Technique，2022，48(1)：89-93.
Design of multi-decimation rate digital filter for sigma-delta ADC
Wang Yao，Bu Gang
College of Electronic Information Engineering，Nanjing University of Aeronautics and Astronautics，Nanjing 210000，China
Abstract： Based on the standard 0.18 μm process, a digital decimation filter applied to the Sigma-Delta analog-to-digital converter is designed, which can change the decimation rate and adapt to different signal bandwidths. The filter adopts multi-stage decimation and consists of a cascaded integrator comb filter, a compensation filter and a half-band filter. The realized digital filter can be changed in the decimation rate of 64，128，256 and 512. Compensation filters and half-band filters of different bandwidths are also designed. The filter area is 0.6 mm×0.6 mm. Under 1.98 V working voltage, the total maximum power consumption is about 2 mW, and the highest signal-to-noise ratio reaches 110.5 dB. When the passband frequency of the compensation filter and the half-band filter is selected according to the bandwidth from the highest to the lowest, it can save 61% and 53% of the power consumption respectively; When the filter power consumption being the smallest 69.63 μW, the bandwidth that can be processed is 390.6 Hz, and the signal-to-noise ratio is 107.8 dB.
Key words : digital decimation filter；multiple decimation rate; low power consumption; multiple bandwidth
0 引言
现代信息技术飞速发展，导致对模数转换器(Analog-To-Digital Converter，ADC)的需求越来越大，对其要求也越来越高。而Sigma-delta ADC作为实现高分辨率ADC的方案被业界所认可。这种滤波器通过过采样和噪声整形技术提高信噪比，在调制器之后需要滤波器来降低采样率并滤除带外噪声。采用多级结构是业内的常用做法，因为单级结构的滤波器往往需要上千阶，实现困难。本文采用多抽取率和多带宽的滤波器结构，意在让其适用于多种输入信号带宽下多种转换精度的要求。
本文详细内容请下载：http://www.chinaaet.com/resource/share/2000003915。
作者信息：
王 尧，卜 刚
(南京航空航天大学 电子信息工程学院，江苏 南京210000)
此内容为AET网站原创，未经授权禁止转载。