PowperPC架构下USB3.0的IP核软硬件协作验证
2022年电子技术应用第5期
邓佳伟，张梅娟，王 琪，杨楚玮，应凌楷
中国电子科技集团第五十八研究所 CPU研究室，江苏 无锡214062
摘要： 随着USB(Universal Serial Bus)设备传输速率要求的不断提高，传统基于USB2.0控制器设计的PowerPC架构处理器已经不能满足高速率、大容量传输的需求。提出了一种基于PowerPC架构的USB3.0的处理器解决方案。通过对比USB3.0和 USB2.0，USB3.0拥有更高的传输速率，同时具备更强的抗干扰能力。通过和高性能PowerPC处理器协同工作，显著提高了USB控制器的传输能力，充分利用了PowerPC计算资源。阐述了一种基于PowerPC架构下USB3.0的IP核(Interllectual Property Core)方案设计。最后结合软硬件协作验证方法，验证方案可行性，为后续芯片设计和验证奠定了一定的技术基础。
中图分类号： TN401
文献标识码： A
DOI：10.16157/j.issn.0258-7998.212329
中文引用格式： 邓佳伟，张梅娟，王琪，等. PowperPC架构下USB3.0的IP核软硬件协作验证[J].电子技术应用，2022，48(5)：37-41.
英文引用格式： Deng Jiawei，Zhang Meijuan，Wang Qi，et al. Hardware/software co-verification of USB3.0 IP core under PowerPC architecture[J]. Application of Electronic Technique，2022，48(5)：37-41.
文献标识码： A
DOI：10.16157/j.issn.0258-7998.212329
中文引用格式： 邓佳伟，张梅娟，王琪，等. PowperPC架构下USB3.0的IP核软硬件协作验证[J].电子技术应用，2022，48(5)：37-41.
英文引用格式： Deng Jiawei，Zhang Meijuan，Wang Qi，et al. Hardware/software co-verification of USB3.0 IP core under PowerPC architecture[J]. Application of Electronic Technique，2022，48(5)：37-41.
Hardware/software co-verification of USB3.0 IP core under PowerPC architecture
Deng Jiawei，Zhang Meijuan，Wang Qi，Yang Chuwei，Ying Lingkai
CPU Research Office，The 58th Ｒesearch Institute，CETC，Wuxi 214062，China
Abstract： With the increasing requirement of transmission rate of USB,the traditional PowerPC processor based on the USB2.0 can not meeet the requirements of high speed and large-capacity transmission.The paper presents a solution of USB 3.0 base on PowerPC processor architecture. By comparing USB3.0 and USB2.0, USB3.0 has higher transmission rate.By cooperating with the high preformance PowerPC processor, the transfer capability of the USB controller is improved significantly, and ther PowerPC computing resources are fully utilized.This paper describes a programme of USB3.0 IP core based on the PowerPC architecture. Finally the the method of hardware/softeware cooperative verification is used to verfiy the feasibility of the design,which lays a technical foundation of subsequent chip design and verification.
Key words : PowerPC；universal serial bus 3.0；Linux；hardware/software co-design technology；IP Core
0 引言
传统USB2.0协议最大带宽480 Mb/s，USB2.0已经不能满足用户的需求，USB3.0作为新一代高速接口，不但兼容USB2.0协议，而且在低速、全速、高速的三种传输模式基础上增加了一种超高速模式。USB3.0工作单元拥有两个数据传输通道，一对通道用于传输速率可高达5 Gb/s的超高速数据传输，同时还有一对通道用于支持USB2.0的数据通信。
PowerPC架构是一种精简指令集(RISC)架构，其原始的设计源自IBM的POWER RISC架构。PowerPC架构处理器有着广泛的应用，主要集中在服务器CPU和嵌入式CPU市场。PowerPC在嵌入式处理器上表现非常优异，不仅具备高性能，低功耗以及较低散热量等特点，而且资源丰富，能够满足各类需求。
芯片验证主要为了验证研制芯片的功能性，验证其各功能设计正确。验证的方法有很多，主要有基于事件的验证、基于周期的模拟验证、基于事务的验证、软硬件协同验证、验证仿真器验证和形式验证等。基于软硬件系统验证[1-2]是将软硬件同时集成并加以验证，验证人员直接在芯片设计过程中参与，在硬件设计平台上运行软件。协同验证中验证平台设计采用真实的输入激励来模拟，减少了验证平台和芯片差异性[3]，但由于验证平台一般的模拟速度不够快等问题，系统验证提供不了足够高的性能，特别在实时操作系统上运行各种应用。
本文详细内容请下载：http://www.chinaaet.com/resource/share/2000004273。
作者信息：
邓佳伟，张梅娟，王 琪，杨楚玮，应凌楷
(中国电子科技集团第五十八研究所 CPU研究室，江苏 无锡214062)
此内容为AET网站原创，未经授权禁止转载。