先进工艺芯片填充冗余金属后的时序偏差分析及修复
2022年电子技术应用第6期
王秋实，孟少鹏，吴宏强
安徽芯纪元科技有限公司，安徽 合肥230031
摘要： 在芯片物理设计的完成阶段，为了满足设计规则中金属密度要求，需要填充冗余金属。增加的金属层会产生额外的寄生电容，导致芯片的时序结果恶化。40 nm以上的工艺节点中，这些额外增加的寄生电容对于时序的影响在0.12%左右，这个时序偏差甚至比静态时序分析与SPICE仿真之间的误差还小，在芯片设计时通常忽略它。然而在使用FinFET结构的先进工艺节点中，这个时序偏差必须要进行修复。以一款FinFET结构工艺的工业级DSP芯片为实例，使用QRC工具对比了芯片填充冗余金属前后寄生电容的变化；使用Tempus工具分析了芯片时序结果发生偏差的原因；最后提出了一种基于Innovus平台的时序偏差修复方法，时序结果通过签核验证，有效提高了时序收敛的效率。
中图分类号： TN47
文献标识码： A
DOI：10.16157/j.issn.0258-7998.212353
中文引用格式： 王秋实，孟少鹏，吴宏强. 先进工艺芯片填充冗余金属后的时序偏差分析及修复[J].电子技术应用，2022，48(6)：42-44，49.
英文引用格式： Wang Qiushi，Meng Shaopeng，Wu Hongqiang. Analysis and repair of timing deviation caused by filling dummy metal in advanced process chip[J]. Application of Electronic Technique，2022，48(6)：42-44，49.
文献标识码： A
DOI：10.16157/j.issn.0258-7998.212353
中文引用格式： 王秋实，孟少鹏，吴宏强. 先进工艺芯片填充冗余金属后的时序偏差分析及修复[J].电子技术应用，2022，48(6)：42-44，49.
英文引用格式： Wang Qiushi，Meng Shaopeng，Wu Hongqiang. Analysis and repair of timing deviation caused by filling dummy metal in advanced process chip[J]. Application of Electronic Technique，2022，48(6)：42-44，49.
Analysis and repair of timing deviation caused by filling dummy metal in advanced process chip
Wang Qiushi，Meng Shaopeng，Wu Hongqiang
Anhui Siliepoch Technology Co.，Ltd.，Hefei 230031，China
Abstract： In the finish stage of the chip physical design, in order to meet the metal density design rules, dummy metal fill needs to be added. The dummy metal fill generates external parasitic capacitances, which will deteriorate chip timing results. In process nodes above 40 nm, timing deviation caused by these external parasitic capacitances is about 0.12%, even smaller than the mismatch between STA and SPICE simulation, we usually ignore it. However, this timing deviation must be repaired in advanced process nodes with FinFET structure. Taking a industrial DSP process chip with FinFET structure as an example, this paper uses QRC to compare the parasitic capacitance changes before and after adding dummy metal fill; uses Tempus to analyze the reasons for the timing deviation of the chip; finally proposes a method for repairing timing deviation based on Innovus, the timing result is verified by signoff. This method effectively improves the efficiency of timing closure.
Key words : advanced process node；physical design；dummy metal fill；parasitic capacitance；timing repair
0 引言
冗余金属填充是一种可制造性设计(Design For Manufacturing，DFM)手段，目的是为了减小芯片制造过程中化学机械抛光(Chemical Mechanical Polishing，CMP)带来的工艺偏差，提高芯片的成品率[1-2]。在金属互连线平坦化过程中，同时包含了化学作用和机械作用[3]，金属和介质材料本身的研磨速率不同以及金属密度的不均匀就会造成金属层的高低起伏，可能导致互连线短路、断路等异常结果，从而导致整个芯片失效[4]。由于CMP工艺对图形密度极为敏感，业界通过添加冗余金属图形使芯片各个位置的金属密度均匀分布，以改善平坦化效果[5]。
在先进工艺中，版图的密度梯度对芯片可制造性的影响越来越突出，因此在冗余金属填充过程中不仅需要考虑密度约束，也需要同时考虑密度梯度以及密度均匀性问题[6]。在工艺进入FinFET时代后，冗余金属填充还需要满足双曝光工艺的特点，即所有的冗余金属图形需要均匀地被拆分到两张不同的掩膜版上[7-8]。
本文详细内容请下载：http://www.chinaaet.com/resource/share/2000004417。
作者信息：
王秋实，孟少鹏，吴宏强
(安徽芯纪元科技有限公司，安徽 合肥230031)
此内容为AET网站原创，未经授权禁止转载。