一种基于分布式计算的芯片仿真加速设计
电子技术应用
王锋，张栗榕，王磊
新华三半导体技术有限公司 西安研究所，陕西 西安 710075
摘要： 随着芯片设计规模和复杂度越来越大，传统的芯片EDA（Electronic Design Automation）验证方法在子系统和SoC（System on Chip）全芯片级别越来越受限于仿真速度限制。如何高效收敛RTL（Register Transfer Level）设计，确保及时高质量交付，成为芯片研发领域急需解决的重要问题。介绍了一种自研的利用分布式计算方法来加速大型芯片仿真效率的DVA（Distributed Verification Acceleration）系统架构和实现。
中图分类号：TN402 文献标志码：A DOI: 10.16157/j.issn.0258-7998.233800
中文引用格式： 王锋，张栗榕，王磊. 一种基于分布式计算的芯片仿真加速设计[J]. 电子技术应用，2024，50(1)：31-34.
英文引用格式： Wang Feng，Zhang Lirong，Wang Lei. Design of SoC/SIP simulation acceleration based on distributed computing[J]. Application of Electronic Technique，2024，50(1)：31-34.
中文引用格式： 王锋，张栗榕，王磊. 一种基于分布式计算的芯片仿真加速设计[J]. 电子技术应用，2024，50(1)：31-34.
英文引用格式： Wang Feng，Zhang Lirong，Wang Lei. Design of SoC/SIP simulation acceleration based on distributed computing[J]. Application of Electronic Technique，2024，50(1)：31-34.
Design of SoC/SIP simulation acceleration based on distributed computing
Wang Feng，Zhang Lirong，Wang Lei
Xi′an R&D Institute， New H3C Semiconductor， Xi′an 710075， China
Abstract： With the continuous growth of IC design scale and complexity, traditional EDA verification is more and more restricted especially for sub-system and SoC full chip level simulation efficiency. To efficiently and effectively find and debug RTL problems and ensure the IC delivery quality and time to market has become the critical path for IC development. This article introduces a platform (DVA) based on distributed computing method to accelerate large scale IC verification. The DVA platform based on UVM, adopts native Linux socket components as underlying layer for communication.
Key words : IC development；EDA；distributed computing；simulation acceleration
引言
芯片复杂度在多维度提升，一方面体现在晶体管数量剧增，另一方面，芯片中复杂子系统数量增加。芯片复杂度也在改变芯片设计生态，西门子EDA和Wilson Research公布了2022年一起合作的研究报告白皮书，定量分析了芯片复杂度提升所带来的一系列设计和验证方法学变化及新需求，它们正在驱动未来几年芯片开发领域变革。子系统的验证随着复杂度和数量提升会越来越具有挑战性；同时，多个复杂子系统并行工作时的验证成为另一个验证难点；还有子系统的异质性，例如高性能模拟/混合信号模块的验证方法不一致，也给芯片系统验证带来挑战。验证逐渐占据了整个产品开发周期很大一部分，仅功能验证一项就需要设计团队约70%的精力和时间。芯片验证将成为重中之重[1]。该白皮书表示，芯片首次流片成功的比例在下降，约有32%的项目在第一次“spin”取得成功，这意味着68%的项目没有能够按照计划交付。子系统和芯片系统层面验证由于DUT（Device Under Test）规模比较大，传统的EDA验证方法一直受制于仿真速度等限制，导致验证周期长，无法快速发现、迭代和收敛设计问题。如何高效保证芯片设计质量、一次流片成功，成为芯片研发领域急需解决的瓶颈。
本文详细内容请下载：
https://www.chinaaet.com/resource/share/2000005830
作者信息：
王锋，张栗榕，王磊
（新华三半导体技术有限公司 西安研究所，陕西 西安 710075）
此内容为AET网站原创，未经授权禁止转载。