中文引用格式: 牛君怡,孙锴. DRAM研究现状与发展方向[J]. 电子技术应用,2024,50(12):21-30.
英文引用格式: Niu Junyi,Sun Kai. Research status and development direction of DRAM[J]. Application of Electronic Technique,2024,50(12):21-30.
引言
动态随机存取存储器(Dynamic Random Access Memory, DRAM)是现代计算机系统中广泛使用的一种存储器类型。DRAM因其高存储密度和较低成本的优点,应用于各种计算和电子设备中。
DRAM的基本单元由一个晶体管和一个电容组成,晶体管则用来访问和控制数据的读取和写入。字线用来控制晶体管的开关,位线用来感知电容上的电荷来进行读取操作。然而,由于电容漏电,DRAM需要定期刷新以保持数据的完整性,这是与静态随机存储器(Static Random Access Memory, SRAM)的主要区别。DRAM的存储容量由其存储单元的数量决定,而访问速度则取决于存储单元的排列方式和访问机制。在现代DRAM中,存储单元通常以矩阵形式排列,通过行地址和列地址来定位特定的存储单元。
在过去的几十年中,每个芯片的存储单元数量呈指数增长。存储单元的缩放一直是实现存储密度快速增加的主要策略[1],由于DRAM存储单元结构简单,这种出色的可扩展性使其在存储器市场上获得了长期的成功。尤其是受数据中心领域的需求影响,预计2032年市场规模将达到1 939.7亿美元[2]。
目前主流DRAM产品目前处在10~20 nm工艺制造的阶段,由于DRAM制程工艺进入20 nm以后,制造难度越来越高,因此内存芯片制造厂商对工艺的定义不再是具体的尺寸,而是以1x(第一代)、1y(第二代)、1z(第三代)、1a(第四代)、1b(第五代)来定义,每一代的DRAM产品都向着10 nm的技术节点靠近。目前,世界上领跑DRAM市场的三大厂商(三星、美光和海力士)都已经商业化基于1a和1b技术节点的DRAM产品。而国内DRAM厂商代表长鑫存储于2023年11月28日发布基于18.5 nm(相当于1x技术节点)工艺的LPDDR5产品,成为国内首家自主研发LPDDR5的公司。
DRAM单元的缩放也带来了许多的问题。如果不在结构、材料、工艺等方面进行重大创新,DRAM的密度提升将很快遇到瓶颈,不再能够满足像人工智能、计算机等应用对高速、密集存储器的要求。
本文通过总结DRAM近五年的一些研究成果,探讨DRAM技术的发展历程,分析当前面临的挑战,展望未来的发展方向。
本文详细内容请下载:
https://www.chinaaet.com/resource/share/2000006243
作者信息:
牛君怡1,孙锴1,2
(1.中国科学院大学 集成电路学院,北京 101408;
2.中国科学院微电子研究所,北京 100029)