在发送部分：ADSP－BF533对数据完成编码、交织、伪随机码生成以及8FSK调制，经过数字上变频器件AD9857生成跳频发射信号。ADSP－BF533以6000次/秒的频率更新AD9857输出的跳变信号。用GOLD序列产生一组伪随机码，然后以此伪随机码产生一组跳变频点，再与8FSK调制信息相结合，采用跳频数字调制方法，得到正弦波振荡输出。
    在接收部分：接收射频信号经过AD6654后直接变换到基带，以16位方式并行输出。首先ADSP－BF533 控制AD6654在一个定频上等待同步头，进入DSP同步捕获程序；一旦捕获到同步信号，DSP即启动跳频码序列发生器，控制查询跳频图案表产生DDS控制字，由该控制字查询预先存储在存储器中的正弦表，产生与发射机同步跳变的载波信号。待跳频同步后，将跳频的基带FSK信号解调出来，然后进行解交织，并经维特比译码后输出信息。上述跳频同步跟踪以及信道译码过程均在ADSP－BF533中完成。
3  ADSP-BF533与AD6654的几种连接方式
    AD6654具有8/16位微型口、串行外设接口、同步串口控制接口，频率控制字可以通过上述三种方式写入，但同一时刻只能采用一种方式进行控制。AD6654的微型口可以工作在两种不同模式下：Intel模式（MODE=0,SMODE=0）和Motorola模式（MODE=1,SMODE=0）。Intel模式采用独立的读/写低有效使能信号控制读写操作，Motorola模式采用单一的R/W信号控制读写操作，AD6654设置上述两种模式可以灵活地与多种微处理器实现无缝连接。
    图3、图4、图5分别为ADSP-BF533通过串行外设接口、同步串口、微型口与AD6654进行连接的典型方式。其中，ADSP－BF533是主设备，AD6654是从设备。

    在图3中，ADSP-BF533的SCK是输出时钟；SPISS是主设备从设备选择信号，SPISS置低使能ADSP-BF533为从设备，SPISS置高使能ADSP-BF533为主设备，在这里ADSP－BF533作为主设备使用，因此置为高电平，接VDD(3.3V)；MOSI是主设备输出/从设备输入引脚，在这里作为发送数据引脚；MISO是主设备输入/从设备输出引脚，在这里作为数据输入引脚；通用I/O引脚PF2作为片选信号，与AD6654片选信号/SCS相连。AD6654的SDI是串行数据输入线，SDO是串行数据输出线，SCLK是时钟信号，STFS和SRFS分别是发送和接收帧同步信号，置为低电平，接GND，即默认为已同步。

    在图4中，ADSP-BF533的SCK是输出时钟，TFS、RFS是发送和接收的帧同步信号，DT和DR分别是发送和接收的数据。AD6654的SCLK是时钟输入信号，STFS和SRFS分别是发送和接收的帧同步信号，它们的引脚分别与ADSP-BF533的RFS、TFS引脚相连，SDO和SDI分别是输出和输入的数据。ADSP-BF533的通用I/O信号PF2作为片选信号，其引脚与AD6654的片选信号/SCS引脚相连。
    在图5中，ADSP-BF533通过外部总线接口单元（EBIU）与AD6654相连。在ADSP-BF533中，CLKOUT 是输出时钟信号，字节使能信号（没有使用），D[15:0] 是16位数据信号，ADDR[8:1]是地址信号。在AD6654中，CPUCLK是微型口的时钟输入信号，CSn是片选信号，RDn 和WRn分别是读和写信号。
    通过微型口、串行外设接口以及同步串口, ADSP-BF533可以访问AD6654的内部寄存器，直接查询下变频的输出结果，但无法确定数据何时开始更新，因此对于跳频通信而言，下变频后的数据需要从并行输出口实时输出。考虑到ADSP－BF533的特点，本系统采用串行外设接口控制AD6654和16位并行接口输出数据的方式完成从射频到基带信号的转换。
4 ADSP-BF533与AD6654的16位并行输出端口的连接
    AD6654具有三个16位可配置的并行输出端口，即A、B、C端口，可以工作在主从两种模式，I/Q数据可以选择交织或并行方式输出，数据位数可以选择8位或16位方式，自动增益（AGC）控制字可以选择是否输出。图6是AD6654从模式8位并行I/Q输出时序图。图中，PCLKn是AD6654的输入时钟信号，PxACK 是并行口确认信号，PxREQ是并行口请求信号，Px[15:0]是并行输出端口数据，PXIQ是并行端口I/Q数据标记信号(高电平表示I路数据，低电平表示Q路数据)，PXCH[2:0]是输出端口信道标记信号，PXGAIN是并行口AGC输出标记信号。AD6654并行输出口与ADSP-BF533异步外设接口的连接方法如图7所示。

    在图7中，CLKOUT是ADSP-BF533的输出时钟信号，由内部主时钟分频产生，送到AD6654的时钟PCLK输入端。在该电路板初始化时，首先向ADSP-BF533控制寄存器中写入命令，使得ADSP-BF533读取数据时的插入等待状态为零，与AD6654工作时序完全匹配。在AD6654完成数字下变频时，向ADSP-BF533发出读取请求信号PCREQ，该信号在高电平时有效，通过ADSP-BF533的通用I/O管脚PF15产生中断，由中断服务程序完成8位I/Q数据的读取。异步存储器输出使能信号，该信号为低时表示读周期开始，送往AD6654的PCACK管脚，同时它的反向信号送往ADSP-BF533的异步存储器选择信号，（ADSP-BF533共有四块异步存储区，上述四个信号经或非电路产生SN74F245的读控制信号DIR。为简化设计，ADSP-BF533的地址线ADDR[19:1]没有参与译码^[5]。
5 AD6654电路板实测结果
    在VHF跳频电台的研制过程中，采用AD6654作为接收机前端，省去多级混频结构，进一步简化了设计，同时有利于高速跳频接收机的实现。在调试过程中，AD6654输入的射频信号为调频波，采用100kHz的正弦波对70MHz载波信号进行FM调制，经过AD6654下变频处理后，得到数字基带信号，然后对基带信号进行功率谱分析，处理结果如图8所示。从测试结果看，经AD6654处理后的信噪比达到20dB以上。在现场测试试验中，ADSP-BF533与AD6654接口板的电路工作稳定，性能指标达到设计要求。