头条 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新资讯 嵌入式系统的未来：更智能的专业化软硬件平台 未来的嵌入式系统将需要数以百计的Gops实时计算和Gbps通信带宽，以满足多通道无线射频、数据中心安全设备、嵌入式视觉、Nx100Gbps网络等众多不同产业应用需求。与此同时，这些组件也必须满足严格的功耗要求，并尽可能降低成本。 发表于：2013/1/25 基于OFDM传输系统的数字功率放大器设计 以测井系统的井下恶劣环境为应用背景,通过过采样技术、Sigma_Delta调制和PWM(脉宽调制)技术，实现了一种高稳定性的高性能数字D类放大器的设计。在Matlab软件下对设计进行了仿真实现,为实际硬件设计提供了依据。通过放大后的信噪比达到78 dB,等效为13 bit的DAC性能，可用于基于OFDM的测井传输系统,并完成了低功耗、高稳定性的FPGA和模拟电路的实现。 发表于：2013/1/23 Xilinx Zynq-7000 All Programmable SoC入围2012电子成就奖 之年度最具潜力新技术奖 All Programmable技术和器件的全球领先企业赛灵思公司(NASDAQ: XLNX)宣布，其业界首款Zynq™-7000 All Programmable SoC 获得《电子工程专辑》2012年电子成就奖（ACE Awards）之年度最具潜力新技术奖提名。这是继2013年1月Zynq-7000在美国相继获得《Electronic Products Magazine》年度产品奖提名以及《Microprocessor Report》分析师推荐奖之后所获得的又一殊荣。 发表于：2013/1/23 Altera在京展示业界最全面28 nm最新技术及强大解决方案 今天，Altera 公司(Nasdaq: ALTR) 在北京演示目前业界最全面的28-nm FPGA 器件系列产品所提供的灵活性与性能，其中包括Stratix® V, Arria® V , Cyclone® V, SoC FPGA，以及OpenCL 演示。来自中国最主要行业媒体现场体验Altera 28-nm FPGA 产品系列如何帮助设计师实现更低成本、更高效能、更低能耗，为客户提供差异化的解决方案。 发表于：2013/1/23 小型FBG解调系统中数据采集的实现 为了实现FBG解调系统的小型化和低功耗，提高FBG传感信号的采集精度，设计了一种用于小型化FBG解调仪的数据采集系统。该系统以DSP和CPLD为硬件开发平台，应用高精度A/D转换芯片采集光电检测器输出的电信号，完成了软硬件调试。实验结果表明,该系统能够准确地采集FBG光谱信号，满足FBG传感系统波长分辨率、采集速度和数据存储容量的要求。 发表于：2013/1/21 基于FPGA的HD-SDI编解码技术的研究与开发 采用Xilinx公司Spartan-6系列FPGA芯片，成功设计了一种符合SMPTE292M标准的HD-SDI编码方案，并且通过功能仿真验证了方案的可行性。 发表于：2013/1/21 基于SoPC的状态监测装置的嵌入式软硬件协同设计 首先介绍了软硬件协同设计方法的发展过程和状态监测装置开发的背景资料，然后利用该方法设计了一款新型的高性能状态监测装置，并分别从硬件和软件2个角度对设计方法进行了深入说明。该装置已成功集成于水电机组在线监测系统中，实际应用证实了它具有性能高、稳定性好、扩展性强等优点，同时该设计方法对于电力场合其它类似应用亦有较大的借鉴意义。 发表于：2013/1/18 基于FPGA和DSP的人民币图像鉴别平台设计 实现了一种高速采集、实时处理、适用于新国标A类机的人民币图像鉴别处理平台。该平台采用ADC量化CIS的输出作为系统输入，FPGA、DSP作为处理核心，得到的人民币信息被发送到鉴别仪的主控模块作为真假币的判别依据。该系统可以以子系统形式整合到鉴别仪中，具有很好的应用前景、良好的可升级性和鲁棒性。 发表于：2013/1/17 TD-LTE系统中基于FPGA的PUSCH信号检测 主要研究如何利用FPGA实现适用于TD-LTE系统的上行信号检测算法，包括算法的介绍、方案的形成、FPGA实现的处理流程、FPGA实现结果及分析。以Virtex-5芯片为硬件平台，进行了仿真、综合、板级验证等工作。实现结果表明，该信号检测算法应用在TD-LTE系统中具有良好的稳定性和可行性。 发表于：2013/1/17 一种片上系统复位电路的设计 设计了一种片上系统（SoC）复位电路。该电路能对外部输入信号进行同步化处理以抑制亚稳态，采用多级D触发器进行滤波提升抗干扰能力，并且控制产生系统所需的复位时序以满足软硬件协同设计需求。同时，完成了可测性设计（DFT）。基于Xilinx spartan-6 FPGA进行了验证。结果表明该电路可以抑制90 ?滋s以下的外部干扰信号，并能正确产生系统所需的复位信号。 发表于：2013/1/17 <…244245246247248249250251252253…>
