头条 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新资讯 Altera和Eutecus首发基于FPGA的1080p/30fps视频分析解决方案 延续其在高清晰(HD) 视频监控解决方案上的领先优势，Altera公司 (NASDAQ: ALTR) 发布世界上第一款基于FPGA的全HD 1080p/(每秒30帧) 30fps视频分析解决方案，它采用Cyclone® IV FPGA。Altera的单芯片解决方案进一步提高视频分析的性能，同时实现极大的吞吐量(每秒60-Mpixel)，以及传统基于数字信号处理(DSP)方法无法实现的像素精度细节。解决方案包括Eutecus的多核视频分析引擎(MVE™)知识产权(IP)，它在FPGA中完成分析功能。由于这一解决方案很容易集成到HD互联网协议摄像机中，因此，它非常适合包括流量监控在内的各种应用，监视事故探测、车辆计数、道路偏离探测、停止车辆、闯红灯以及车辆逆向行驶等。 发表于：2011/10/19 MCS-51单片机与CPLD/FPGA接口逻辑设计 在功能上，单片机与大规模CPLD有很强的互补性。单片机具有性能价格比高、功能灵活、易于人机对话、良好的数据处理能力潍点；CPLD/FPGA则具有高速、高可靠以及开发便捷、规范等优点。以此两类器件相结合的电路结构在许多高性能仪器仪表和电子产品中仍将被广泛应用。本文就单片机与CPLD/FPGA的接口方式作一简单介绍，希望对从事单片机和CPLD/FPGA研发的朋友能有所启发。 发表于：2011/10/19 基于FPGA的八位RISC CPU的设计 从CPU的总体结构到局部功能的实现采用了自顶向下的设计方法和模块化的设计思想，利用Xilinx公司的Spartan II系列FPGA，设计实现了八位CPU软核。在FPGA内部不仅实现了CPU必需的算术逻辑器、寄存器堆、指令缓冲、跳转计数、指令集，而且针对FPGA内部的结构特点对设计进行了地址和数据的优化。 发表于：2011/10/18 基于FPGA的伪码测距电路的设计与实现 介绍了基于伪码测距的某定位系统的设计方案，简要分析了伪码测距的原理，研究了用FPGA实现伪码的捕获与跟踪的方法。 发表于：2011/10/18 基于FPGA的锁相环位同步提取电路设计 同步是通信系统中一个重要的问题。在数字通信中，除了获取相干载波的载波同步外，位同步的提取是更为重要的一个环节。因为只有确定了每一个码元的起始时刻，才能对数字信息作出正确的判决。利用全数字锁相环可直接从接收到的单极性不归零码中提取位同步信号。 发表于：2011/10/18 基于FPGA的QPSK信号源的设计与实现 调相脉冲信号可以获得较大的压缩比，它作为一种常用的脉冲压缩信号，在现代雷达及通信系统中获得了广泛应用。随着近年来软件无线电技术和电子技术的发展，DDS（直接数字频率合成）用于实现信号产生的应用越来越广。DDS技术从相位的概念出发进行频率合成，它采用数字采样存储技术，可以产生点频、线性调频、ASK、PSK及FSK等各种形式的信号。 发表于：2011/10/18 基于FPGA的RFID系统解码模块设计 此设计经过FPGA的验证，并结合本课题组成员的模拟电路部分实现了RFID系统的正常工作，标签检测准确，读取速度快，每秒可以读50张标签，双天线作用距离可达1.5m。RFID系统采用非接触式射频识别技术，识别速度快、安全性高，应用于超市、矿下工人身份识别等领域可大大提高效率和安全性，所以RFID有着广泛的应用前景。 发表于：2011/10/18 雷达视频积累算法在FPGA上的实现 本文着重介绍了利用FPGA芯片实现视频积累的原理和过程。利用FPGA进行雷达视频积累，可使系统具有更大的灵活性，减少了系统的体积，提高了系统的可靠性，大大缩短了系统开发的周期。随着FPGA芯片以及设计更新软件的更新与快速发展，FPGA芯片将具有更高速的重复复杂计算的能力，同时又具有软件的灵活性，并可以重复利用硬件来降低成本，模糊了硬件与软件之间的界限，使硬件系统具有更大的灵活性以及通用性。 发表于：2011/10/18 基于ARM+FPGA+多DSP的嵌入式实时图像处理系统 介绍了一款通用的嵌入式图像处理系统的设计方法。系统采用FPGA设计FIFO实现ARM与多DSP的高速数据传输方法。实验结果表明，所设计的多DSP协同工作的实时嵌入式图像处理系统，其工作性能稳定、数据处理能力强，适用于高端的雷达信号处理、电子对抗、超声图像处理等场合。 发表于：2011/10/18 eSilicon与MIPS宣布28 纳米下1.5GHz处理器集群 日前，eSilicon公司，以及业界标准处理器架构与内核的领导厂商MIPS科技公司共同宣布，已采用GLOBALFOUNDRIES的先进低功率28纳米SLP制程技术，在GLOBALFOUNDRIES位于德勒斯登(Dresden)的Fab1进行高性能、三路微处理器集群的流片，预计明年初正式出货。SoC设计已可立即开始。MIPS科技提供以其先进MIPS32?1074Kf?同步处理系统(CPS)为基础的RTL，eSilicon完成综合与版图，共同优化此集群设计，可达到最差状况1GHz的性能水平，典型性能预计为约1.5GHz。 发表于：2011/10/17 <…340341342343344345346347348349…>
