头条 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新资讯 Altera新的Nios II嵌入式评估套件在嵌入式系统中展示了独特的FPGA设计能力 Altera公司(NASDAQ: ALTR)今天宣布开始提供新的Cyclone III版Nios II嵌入式评估套件。Nios II评估套件是功能丰富的低成本平台，为嵌入式设计人员提供快捷简单的实践方式来评估Nios II处理器、SOPC Builder系统设计软件及其定制应用软件。 发表于：2007/12/4 PSoC-----嵌入式系统设计的新突破 PSoC-----嵌入式系统设计的新突破 发表于：2007/12/4 Synplicity 加入 Xilinx ESL 的设计生态系统 厂商新闻,站点首页,资讯,MCU/DSP,EDA及可编程 发表于：2007/11/29 基于FPGA的高速PID控制器设计与仿真 采用流水线和状态机设计方法对增量式数字PID控制算法进行了优化设计，给出了优化后的FPGA实现方法，对完整的PID控制系统进行了软件仿真。 发表于：2007/11/27 Altera Quartus II软件荣膺EDN中国2007创新奖 厂商新闻,站点首页,资讯,EDA及可编程 发表于：2007/11/27 基于NiosⅡ的图像采集和显示的实现 采用OV2610的CMOS图像传感器和26K色的TFT液晶屏，在SOPC上集成了OV2610、TFT液晶控制器和DMA控制器，实现了图像数据流的采集和显示。 发表于：2007/11/21 DRM系统的SHA256算法设计及FPGA实现 介绍了一种适于DRM系统的SHA-256算法和HMAC算法，给出了在FPGA上实现SHA256算法和HMAC算法的一种电路设计方案，并对算法的硬件实现部分进行了优化设计，给出了基于Altera公司的Stratix II系列的FPGA的实现结果。 发表于：2007/11/19 3-DES IP核的VerilogHDL设计 首先介绍了3-DES算法的加密/解密原理，在此基础上，采用流水线技术，设计了一种高速的3-DES加/解密IP核，并用VerilogHDL语言描述其中的各个模块。为了能更好地与其他IP核互联，为该IP核设计了输入输出控制信号，同时将其下载到FPGA中进行验证，获得了良好的性能。 发表于：2007/11/19 面积优先的分组密码算法SMS4 IP核设计 对新分组密码算法SMS4进行了FPGA实现。所设计的SMS4算法的IP核主要包括具有加解密功能的非流水线式数据通路和实时产生子密钥的密钥扩展模块，并且支持电子密码本(ECB)和分组链接(CBC)两种工作模式。提出了一种不含密钥初始化的运行模式，使解密吞吐率提高近一倍。实验表明，该IP核吞吐率高且相对面积小，非常适合面积受限条件下的无线产品应用。 发表于：2007/11/19 开启可配置处理新时代 Xilinx发布新一代完整的嵌入式处理平台 新器件,站点首页,芯片,MCU/DSP,嵌入式系统,EDA及可编程 发表于：2007/11/14 <…612613614615616617618619620621…>
