- 格式 资料名称 上传者 下载量 上传时间
- DE2_实验练习解答—lab5_Clocks_and_Timers_【Verilog】【Digital_Logic】 hbcxzcj 14 2015-08-13
- DE2_实验练习解答—lab4_counters【verilog】【digital_logic】 hbcxzcj 15 2015-08-13
- DE2_实验练习解答—lab_3：锁存器、触发器和寄存器(digital_Logic)(DE2)(quartus_II) hbcxzcj 19 2015-08-13
- DE2_实验练习解答—lab_2：数字和显示(digital_Logic)(DE2) hbcxzcj 18 2015-08-13
- DE2_实验练习解答—lab_1_(Digital_Logic)_(DE2)_(Quartus_II) hbcxzcj 21 2015-08-13
- Altera Quartus II 入门教程（基于Altera DE2 板和原理图设计） hbcxzcj 73 2015-08-13
- Demo——Vivado第33讲功耗和优化 yangh 4399 2015-03-09
- vivadoIP集成器 bjtiger 170 2014-09-23
- VIVADO白皮书 bjtiger 215 2014-09-23
- 《无线通信FPGA设计》书的源代码 coco 449 2014-09-04
- 特权同学奉献 9G FPGA学习资料 rousong1989 441 2014-07-16
- FPGA时序问题一例——同步接口和输出寄存器布局位置约束 ediweizhang 207 2014-07-09
- FPGA__MAX_II_实时ISP功能 ediweizhang 135 2014-07-09
- Vivado设计套件技术白皮书 admin 317 2014-06-25
- 全新SDNet软件定义规范环境——实现业界首款“软”定义网络解决方案 chenyy 43 2014-04-29
- lab8——FPGA软件硬件协同设计 aet 133 2014-04-25
- lab7——FPGA软件硬件协同设计 aet 108 2014-04-25
- lab5——FPGA软件硬件协同设计 aet 119 2014-04-25
- lab4——FPGA软件硬件协同设计 aet 85 2014-04-25
- lab3——FPGA软件硬件协同设计 aet 151 2014-04-25
Copyright © 2005-2024 华北计算机系统工程研究所版权所有 京ICP备10017138号-2