一种PCIe转RapidIO扩展卡设计与实现
电子技术应用
张恒，王琪，郁文君
中国电子科技集团公司第五十八研究所
摘要： RapidIO总线是一种广泛应用于嵌入式系统内部互联的高性能互联总线，具有高带宽、低延迟、支持多处理器等特征。针对目前市面上大多数处理器不支持RapidIO 总线的问题，基于国产PCIe转RapidIO控制器设计了一款PCIe扩展卡，详细介绍了该PCIe扩展卡各模块硬件设计方案，并搭建测试环境对RapidIO总线的眼图和DMA传输性能进行测试。经测试，当RapidIO总线传输速率配置为5 Gb/s时，RapidIO总线DMA读写速率分别为1 677 MB/s 和1 711 MB/s。
中图分类号：TN92 文献标志码：A DOI: 10.16157/j.issn.0258-7998.245160
中文引用格式： 张恒，王琪，郁文君. 一种PCIe转RapidIO扩展卡设计与实现[J]. 电子技术应用，2024，50(10)：110-114.
英文引用格式： Zhang Heng，Wang Qi，Yu Wenjun. Design and implementation of a PCIe-to-RapidIO add-in card[J]. Application of Electronic Technique，2024，50(10)：110-114.
中文引用格式： 张恒，王琪，郁文君. 一种PCIe转RapidIO扩展卡设计与实现[J]. 电子技术应用，2024，50(10)：110-114.
英文引用格式： Zhang Heng，Wang Qi，Yu Wenjun. Design and implementation of a PCIe-to-RapidIO add-in card[J]. Application of Electronic Technique，2024，50(10)：110-114.
Design and implementation of a PCIe-to-RapidIO add-in card
Zhang Heng，Wang Qi，Yu Wenjun
The 58th Research Institute of China Electronics Technology Group
Abstract： RapidIO bus is a high-performance interconnect bus which is widely used in embedded systems. It has the characteristics of high bandwidth, low latency, and multiple processors supported. In response to the problem that most processors on the market currently don’t support the RapidIO bus, a PCIe add-in card based on domestic PCIe to RapidIO controller was designed. The hardware design of each module of the PCIe add-in card was introduced in detail, and a testing environment was built to test the eye diagram and DMA transmission rate of the RapidIO bus. By testing, when the transfer rate of the RapidIO bus is configured as 5 Gb/s, the DMA read and DMA write rates of the RapidIO bus are 1 677 MB/s and 1 711 MB/s, respectively.
Key words : RapidIO bus；PCIe；PCIe to RapidIO controller；eye diagram；DMA transmission
引言
随着嵌入式系统的不断发展，芯片到芯片、板卡到板卡之间的互连对带宽、成本、灵活性及可靠性的要求越来越高。嵌入式系统目前常用的互连方式主要有千兆以太网互连、外围组件互连高速（Peripheral Component Interconnect express，PCIe）总线互连和快速输入输出（Rapid Input Output，RapidIO）总线互连。其中千兆以太网互连存在延时大、软件协议开销大和带宽不足等缺点；而PCIe总线是采用主从模式的树形拓扑，不支持多设备间数据交换，更适合组建平行通信网络。RapidIO总线是由Motorola和Mercury等公司提出的一种满足高性能嵌入式系统需求的开放式互连技术标准，具有高带宽、低延迟、支持多处理器等特征，比千兆以太网能提供更高的传输速率，比PCIe总线更适合组建平行通信网络，具有更强的互联性和兼容性。RapidIO总线具有硬件重传机制，同时支持直接内存访问（Direct Memory Access，DMA） Doorbell和Message操作等，可用于点对点互连，也可采用交叉交换的拓扑结构实现多设备间的数据交换[1-9]。
鉴于目前市面上大部分处理器不支持RapidIO 总线[10-11]，本文以国产PCIe转RapidIO控制器为核心，设计了一种PCIe转RapidIO扩展卡，通过该扩展卡可以把不支持RapidIO 总线的处理器通过RapidIO网络集群到一起，组成一个强大的分布式计算机系统。
本文详细内容请下载：
https://www.chinaaet.com/resource/share/2000006188
作者信息：
张恒，王琪，郁文君
（中国电子科技集团公司第五十八研究所，江苏 无锡 214072）
此内容为AET网站原创，未经授权禁止转载。