头条 中国科学院高精度光计算研究取得进展 1月11日消息，据《先进光子学》（Advanced Photonics）报道，在人工智能神经网络高速发展的背景下，大规模的矩阵运算与频繁的数据迭代给传统电子处理器带来了巨大压力。光电混合计算通过光学处理与电学处理的协同集成，展现出显著的计算性能，然而实际应用受限于训练与推理环节分离、离线权重更新等问题，造成信息熵劣化、计算精度下降，导致推理准确度低。 中国科学院半导体研究所提出了一种基于相位像素阵列的可编程光学处理单元（OPU），并结合李雅普诺夫稳定性理论实现了对OPU的灵活编程。在此基础上，团队构建了一种端到端闭环光电混合计算架构（ECA），通过硬件—算法协同设计，实现了训练与推理的全流程闭环优化，有效补偿了信息熵损失，打破了光计算中计算精度与准确度之间的强耦合关系。 最新资讯 在嵌入FPGA的IP核8051上实现TCP/IP的设计 介绍了如何将可综合的IP核8051嵌入FPGA的基本方案, 着重讨论了利用嵌入的IP核来实现简单的TCP/IP协议, 从而实现远程调试的具体方法。利用该方法不但能够通过8051进行某些简单的控制而不需要改变FPGA的程序, 而且还能通过8051实现TCP/IP对FPGA的远程调试。 发表于：2012/4/17 用FPGA实现WCDMA下行扰码 本文介绍下行扰码的生成过程和如何用FPGA的实现。采用Verlog硬件描述语言进行功能描述，在写信号的作用下，予付扰码初值，在时钟信号的作用下，产生下行扰码的I，Q序列。 发表于：2012/4/17 Altera和Eutecus公司为多通道D1分辨率视频监控系统提供基于FPGA的视频分析解决方案 进一步延续其在基于FPGA的视频监控解决方案上的领先优势，Altera公司(NASDAQ: ALTR)今天发布了面向监控系统数字视频录像机(DVR)和网络视频录像机(NVR)的四通道标准清晰度(SD)视频分析解决方案。与Eutecus公司联合开发，Altera最新的视频分析解决方案支持用户使用一片FPGA同时分析四路D1 480p/30fps (每秒帧数)视频通道。用户可以在现有SD监控投入上迅速高效的增加功能，不需要购买集成了分析功能的新摄像机。 发表于：2012/4/17 基于FPGA的ARM图像扩展显示 ARM处理器在消费电子及仪器设备等领域得到了广泛的应用，但是在很多情况下ARM系统的图像分辨率支持偏低,通过使用FPGA实现图像缩放器的功能来解决这个问题。采用双线性插值算法将VGA格式的ARM9图像信号的转换为XGA格式图像信号，完成对分辨率的扩展。仿真验证证明，扩展后的图像在显示上取得了良好的效果。 发表于：2012/4/17 详述USB IP核的设计及FPGA验证 为了提高USBlP的可重用性，本USBIP核设计了总线适配器，经过简单配置可以用于AMBAASB总线或WishBone总线结构的SoC中。此IP核进行了FPGA验证。 发表于：2012/4/16 SoundWave音频子系统常见问题与答案 DesignWare SoundWave音频子系统是一个完整的、预先验证过的音频子系统解决方案，它集成了硬件、软件及原型设计。硬件组件包括32位ARC音频处理器、数字I2S和S/PDIF接口和模拟音频编解码器。软件组件包括一个可无缝地植入主应用的、即时可用的软件环境，以及一个可支持源自Dolby、DTS和SRSLabs的最新音频标准的软件音频编解码器的综合库。子系统还包括虚拟的和基于FPGA的原型，以加速软件开发和对整个系统的验证。SoundWave音频子系统带给设计师一个能够方便地集成到SoC的、可配置的SoC现成可用的解决方案。 发表于：2012/4/16 Synopsys推出业界第一款完整的音频IP子系统 全球领先的电子器件和系统设计、验证和制造软件及知识产权（IP）供应商新思科技公司（Synopsys, Inc.，纳斯达克股票市场代码：SNPS）日前宣布：向市场推出其用于系统级芯片（SoC）设计的一套完整的、集成化硬件和软件音频IP子系统DesignWare®SoundWave Audio Subsystem。Synopsys的SoundWave音频子系统完全可配置，并支持具有24位精度的从2.0到7.1声道音频流，以满足诸如数字电视、机顶盒、蓝光光盘播放机、便携音频设备及平板电脑等多样化音频应用的需求。 发表于：2012/4/16 StratixIVGT:100G开发方案 Altera公司的StratixIV40nmFPGA包括StratixIVE、StratixIVGX和StratixIVGT三个系列，具有最高的密度（680k逻辑单元（LE），22.4Mbits嵌入式存储器和1360个18×18乘法器），较佳的性能以及最低的功耗，系统带宽（8.5Gbps）的48个高速收发器，以及1067Mbps(533MHz)DDR3存储器接口)达到了前所未有的水平，并具有较好的信号完整性，适合无线通信固网、军事、广播等其他最终市场中的高端数字应用。文章介绍了StratixIV 发表于：2012/4/13 基于FPGA和NiosII的MPEG-4视频播放器 本系统在NiosII和FPGA构成的SOPC平台上，使用NiosII的用户自定义指令以硬件逻辑方式实现MPEG-4解码中的IQ、IDCT、MC等计算复杂、高度耗时的功能模块，极大地提高解码速度。从而在以GPL协议发布的XviDCodec基础上，实现SimpleProfile视觉框架下，L1级、QCIF(177×144分辨率)、25fps的MPEG-4实时解码，并通过DMA方式在LCD上加以显示。 发表于：2012/4/12 Lattice ispClock5400D六输出时钟分配解决方案 Lattice公司的ispClock5400D是用于时钟分配的在系统可编程的超低抖动的零延迟通用扇出的缓冲器,集成了超低抖动时钟源CleanClockPLL和FlexiClock输出区块,可编程差分输出标准,单个使能控制:LVDS,LVPECL,HSTL,SSTL,HCSL,MLVDS.主要用在SERDES的低成本时钟源,ATCA,MicroTCA,AMC,PCIExpress以及差分时钟分配等.本文介绍了ispClock5400D系列主要特性,功能方框图,以及ispClock5400D评估板主要特性,电路图和材料清单(BOM). 发表于：2012/4/12 <…294295296297298299300301302303…>
