赛灵思重磅推出Vivado，驰骋“All Programmable”新天地

发表于：2012/4/26

基于DSP和FPGA的磁浮列车同步485通信方式研究

本文介绍了高速磁浮列车中测速定位单元与车载设备之间的通信要求，并以此为基础提出了一种基于RS485物理层同步通信的实现方法。采用Xilinx公司XC2S100作为通信收发器，采用TI公司TMS320F2812作为通信控制器，制定了系统软硬件设计方案，并通过仿真和实验验证了该方案在实际应用中的可行性。

发表于：2012/4/26

基于NiosⅡ的U盘安全控制器设计与实现

针对U盘等存储设备的安全隐患及用户的安全需求，分析目前常见的解决方法，遵循灵活方便、高安全性的原则，利用SoPC技术，设计实现了一款基于NiosⅡ的U盘安全控制器。详细论述了安全控制器的系统设计、硬件架构、固件划分和工作流程。采用高强度的密码算法，对普通U盘中的数据进行扇区级的加解密，保证U盘中数据的安全，具有灵活安全、易于升级的特点。

发表于：2012/4/25

Vivado™ 设计套件是什么？

Vivado设计套件包括高度集成的设计环境和新一代从系统到IC级的工具，这些均建立在共享的可扩展数据模型和通用调试环境基础上。这也是一个基于AMBA AXI4 互联规范、IP-XACT IP封装元数据、工具命令语言(TCL)、Synopsys 系统约束(SDC) 以及其它有助于根据客户需求量身定制设计流程并符合业界标准的开放式环境。赛灵思构建的的Vivado 工具将各类可编程技术结合在一起，能够可扩展实现多达1 亿个等效ASIC 门的设计。

发表于：2012/4/25

赛灵思 Vivado 设计套件震撼登场

赛灵思采用先进的 EDA 技术和方法，提供了全新的工具套件，可显著提高设计生产力和设计结果质量，使设计者更好、更快地创建系统， 而且所用的芯片更少。

发表于：2012/4/25

基于ARM和FPGA的全彩独立视频LED系统

目前显示屏按数据的传输方式主要有两类：一类是采用与计算机显示同一内容的实时视频屏；另一类为通过 USB、以太网等通信手段把显示内容发给显示屏的独立视频源显示屏，若采用无线通信方式，还可以随时更新显示内容，灵活性高。此外，用一套嵌入式系统取代计算机来提供视频源，既可以降低成本，又具有很高的可行性和灵活性，易于工程施工。因此，独立视频源LED显示系统的需求越来越大。

发表于：2012/4/25

Achronix全新Speedster22i系列FPGA直接面向目标应用

Achronix 半导体公司今日宣布了其 Speedster22i HD和HP产品系列的细节，它们是将采用英特尔22nm技术工艺制造的首批现场可编程门阵列（FPGA）产品。Speedster22i FPGA产品是业内唯一针对应用的高端FPGA，而且仅消耗28nm高端的FPGA一半的功率，成本也仅为它的一半。

发表于：2012/4/24

数字中频与FPGA

所谓中频，顾名思义，是指一种中间频率的信号形式。中频是相对于基带信号和射频信号来讲的，中频可以有一级或多级，它是基带和射频之间过渡的桥梁。

发表于：2012/4/24

赛灵思28nm：点燃设计创新的激情

2012年3月1日，赛灵思公司宣布全球第一片28nm FPGA芯片(7K325T) 成功量产！该里程碑式信息的发布，是赛灵思继已成功交付数以千计的最新7系列产品样片之后， 再次为可编程行业树起的另一个史无前例的从流片到量产最快的里程。这一成就使赛灵思的客户能够借助这一批量生产的新器件， 比以往任何时候都更快地开始投产自己的产品， 同时也能比以往任何时候更快地满足他们的客户的需求。

发表于：2012/4/24

基于DSP＋FPGA嵌入式结构的便携数字存储示波表设计

在实时信号处理系统中，通常底层的信号预处理算法处理的数据量大，对处理速度的要求高，但运算结构相对比较简单，适于用硬件实现；而高层处理算法的特点是数据量较少，但算法的控制结构复杂，适于用运算速度高、寻址方式灵活、通信机制强大的DSP芯片来实现。本设计因此采用DSP＋FPGA结构同时兼顾速度及灵活性，其中底层FPGA硬件完成数据采样、信号频率/周期测量以及波形显示控制等功能，而上层DSP软件则负责实现数据编码、波形恢复计算及人机界面的处理。

发表于：2012/4/24