本电路可对5 MSPS、12位SAR型ADC AD7356的输入信号进 行单端转差分转换。该电路能够提供充足的建立时间和 低阻抗，从而确保AD7356实现最高性能。对AD7356进行 差分驱动的理想方法是采用AD8138之类的差分放大器。 该器件可以用作单端转差分放大器或差分转差分放大 器。AD8138还能提供共模电平转换。欲查看本电路笔 记，请访问:www.analog.com/zh/CN-0041。

缓冲器增强时钟完整性，帮助高性能、高速ADC实现额定性能

设计人员借助高性能、高速模数转换器(ADC)，使系统具备高速度、高精度和高分辨率优势。选择ADC的主要标准之 一是信噪比(SNR)。辅助设计要素会影响转换器的性能，其中一项重要考虑因素是时钟完整性。ADC输入时钟的抖动 会降低信噪比性能，因此让整个系统时钟树保持良好的低噪声、低抖动时钟信号，的确是个大难题。

解决方案

ADI公司拥有种类丰富的时钟缓冲器，旨在帮助设计人员应对时钟完整性挑战。将时钟缓冲器插在转换器与系统时 钟树之间，LVPECL扇出缓冲器可轻松实现75 fs级的抖动性能，并且偏斜极低，约为9 ps。这些缓冲器IC还能提供多达 12通道的低抖动时钟扇出，并且可以使受PCB上的长走线影响而变得平缓的时钟信号边沿陡峭起来。 

用于数据转换器的理想时钟信号不仅应具有低相位噪声和低抖动特性，而且要有非常陡峭的上升沿和下降沿。如果 只有一两个转换器需要非常陡峭的边沿，将时钟缓冲器ADCLK905、ADCLK907、 ADCLK914 和 ADCLK925 紧挨着转换器， 便可提供极快的边沿，且对时钟信号噪声的影响极小。除了提供陡峭的边沿外，ADCLK914等器件还能提供高差分电 压摆幅，可起到限制ADC耦合噪声的作用。 

ADI公司可提供从1路输出到12路输出、采用不同逻辑系列的各种低抖动时钟缓冲器产品，以满足高性能、高速ADC 的时钟要求。