一种乘同余伪随机序列快速实现的FPGA设计AET-电子技术应用-最丰富的电子设计资源平台

一种乘同余伪随机序列快速实现的FPGA设计
所属分类：技术论文
上传者：aet
文档大小：221 K
标签： FPGA
所需积分：0分积分不够怎么办？
文档介绍：针对一类乘同余运算，提出了一种快速算法。采用1个32位乘法、2个32位加法、少量移位操作和1个最高位分离操作方法，避免了连续减法和除法运算。采用硬件语言设计了快速算法。在此算法的基础上，设计了基于FPGA的伪随机序列发生器。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。