面向芯片设计的Python系统级自动化工具开发
电子技术应用
陈三伟，李进财，张婷，邱丹，江林
中国电子科技集团公司第五十八研究所
摘要： 近年来，随着技术的快速发展，芯片的功能日益复杂化，其集成度也在持续提升。芯片系统级设计成为了芯片开发中的关键环节，它要求将CPU、总线、存储器以及各类外设等众多子系统集成到一起，并确保这些不同的组件可以无缝通信和正确协同工作，系统顶层的集成工作非常繁琐且易错。为了减少传统手动管理的方式带来的效率低和风险高等问题，介绍了一种利用Python开发的自动化设计工具应用于系统集成的方式，并探讨了该工具在自动化集成过程中所展现的显著优势。
中图分类号：TN402 文献标志码：A DOI: 10.16157/j.issn.0258-7998.245084
中文引用格式： 陈三伟，李进财，张婷，等. 面向芯片设计的Python系统级自动化工具开发[J]. 电子技术应用，2024，50(10)：14-17.
英文引用格式： Chen Sanwei，Li Jincai，Zhang Ting，et al. Development of Python-based system-level automation tools for chip design[J]. Application of Electronic Technique，2024，50(10)：14-17.
中文引用格式： 陈三伟，李进财，张婷，等. 面向芯片设计的Python系统级自动化工具开发[J]. 电子技术应用，2024，50(10)：14-17.
英文引用格式： Chen Sanwei，Li Jincai，Zhang Ting，et al. Development of Python-based system-level automation tools for chip design[J]. Application of Electronic Technique，2024，50(10)：14-17.
Development of Python-based system-level automation tools for chip design
Chen Sanwei，Li Jincai，Zhang Ting，Qiu Dan，Jiang Lin
No.58 Research Institute of China Electronics Technology Group Corporation
Abstract： In recent years, with rapid development of technology, the functionality of chips has become increasingly complex and their integration levels have continuously risen. System-level design has emerged as a critical aspect of chip development, requiring the integration of numerous subsystems such as CPUs, buses, memory, and various peripherals. These different components must be seamlessly interconnected and work in concert, a task which is both tedious and prone to error at the system's top level. To reduce the inefficiencies and high risks associated with traditional manual management, this paper introduces an automated design tool developed using Python that is applied to system integration. It also explores the significant advantages presented by the tool during the automation of the integration process.
Key words : automated design；Python；chip；system-level design；tool development
引言
随着技术进步，芯片设计的复杂度也在不断增加，系统级设计逐渐成为非常关键的一环。在这个层面，设计人员需要详尽考虑系统结构的层次性，数据流动的方向性，以及性能、功耗、面积等关键参数。这个设计过程不仅要求设计者具有高水平的技术能力，还需要良好的管理与团队协作能力。设计完成后，下一步挑战则是准确地将设计转化为代码。
如果一个系统拥有数十个子模块，数百个IO（Input/Output）接口，再加上复杂多变的功能关系，如何将设计文档中包含的规格书和表格转换为代码通常是一个具有挑战性的任务。由于事情的规模一旦扩大，复杂度就会增加。细节的堆积，意味着疏漏的风险也会提高。我们意识到代码实现过程中非常容易出错，因此采用了加强检查，诸如各种工具先语法检查，接着系统验证尽力覆盖到各种场景。鉴于设计中的规模和错误具有一定的正相关性，高覆盖率的检查和验证是任何项目都必需的。
系统顶层设计的多变性，例如可能需要进行分阶段验证，FPGA（Field Programmable Gate Array，现场可编程门阵列）原型验证，需求可能会有变动，内部模块或IP（Intellectual Property）可能会出现变动，IO复用方式可能需调整等，使系统级设计更具挑战性。
本文详细内容请下载：
https://www.chinaaet.com/resource/share/2000006172
作者信息：
陈三伟，李进财，张婷，邱丹，江林
（中国电子科技集团公司第五十八研究所，江苏 无锡 214035）
此内容为AET网站原创，未经授权禁止转载。