在人工智能浪潮席卷全球的今天，大模型训练与推理任务对算力的需求呈指数级增长。CPU、GPU等核心芯片的功耗已从几百瓦飙升至1kW甚至更高，而服务器主板的供电系统却面临着“功率悬崖”——传统供电方案在功率密度、转换效率、PCB布局空间三大核心维度上均已触及技术天花板，严重制约了计算平台的性能释放与小型化发展。  

如何在高功耗芯片的极限供电需求下，实现更高效、更紧凑、更稳定的供电方案？ 这已成为AI服务器产业发展的关键瓶颈。

海光信息联合生态伙伴，首创Zero Bias TLVR（零偏置跨电感稳压器）+ Dual SPS（双芯合封电源器件）组合方案，以颠覆性的拓扑架构与超高功率密度，精准破解AI大算力场景下的供电难题，为新一代服务器平台提供高效、紧凑、稳定的底层供电支撑，推动AI服务器供电技术迈向新高度！

01 供电架构演进与板级布局困局：传统方案已到极限

随着AI大模型的广泛应用，单颗GPU的功耗已突破2kW，CPU功耗也向1kW迈进，服务器整机的供电需求呈几何级增长。传统多相Buck方案虽然效率较高、扩展性好，但在高负载瞬态响应上存在明显短板，难以适应多核心高功耗处理器的发展需求。  

为解决瞬态响应问题，业内引入TLVR（跨电感稳压器），通过双绕组电感可变等效电感改善瞬态性能，减少电容需求，广泛应用于高性能处理器平台。然而，TLVR的转换效率与功率密度相较于传统Buck方案并无优势，且随着CPU功耗的持续攀升，电路相数与占用面积不断膨胀，而服务器主板受机箱标准严格约束，无法随意扩增。  

与此同时，内存通道、PCIe/CXL等高速IO需求井喷，迫使PCB采用超低损耗材料和更多层数，单位面积成本急剧攀升。PCB布局寸土寸金，供电设计面临终极挑战。如何在瞬态响应、转换效率、功率密度与有限布局空间之间取得平衡，成为供电设计的核心痛点。  

因此，传统方案已无法满足AI服务器的供电需求，行业亟需一场技术革命！  

02 将Zero Bias TLVR与Dual SPS创新组合，突破性技术解法

面对AI服务器供电的极限挑战，海光信息联合生态伙伴，业内首次将Zero Bias TLVR与 Dual SPS创新组合，一举突破传统供电方案的瓶颈，实现功率密度提升50%~60%、效率提升0.7%~1.5%、布局空间极致压缩的跨越式进步！

1. Zero Bias TLVR：颠覆性拓扑结构，提升电源效率  

Zero-Bias TLVR vs TLVR

Zero Bias TLVR 电感与传统 TLVR 电感的核心差异，集中体现在副边绕组拓扑结构上。传统TLVR方案中，各电感副边绕组经补偿电感 Lc 互联后接地，稳态下 Lc 环路无直流分量，而原边存在显著励磁电流，致使 TLVR 电感磁芯承受极强的稳态直流偏置磁通，磁芯利用率被严重压制。

Zero Bias TLVR 则通过创新拓扑重构，将 PHASE1 开关节点 SW 接入 Lc，再与各副边绕组互联并最终接输出 VOUT，以此在副边绕组中引入与原边幅值相等、方向相反的直流电流，实现磁芯内部直流磁通精准抵消。

1.1 消除磁芯直流偏置，磁芯利用率质的飞跃  

Zero Bias TLVR通过拓扑重构，彻底消除TLVR电感磁芯直流偏置，使磁芯利用率实现质的飞跃。在同等封装尺寸下，电感量显著提升，开关频率可从传统的600kHz~800kHz下压至400kHz~600kHz，电源转换效率提升0.7%～1.5%。   

TLVR Efficiency vs Zero-Bias Efficiency

1.2 ZB-TLVR拓扑减少一相电感，叠加磁通归零设计，放宽电感饱和电流要求，进一步压缩体积  

传统TLVR对电感饱和电流要求极高，导致电感体积难以进一步缩小。而Zero Bias TLVR采用磁通归零设计，放宽了对电感饱和电流的严苛要求，进一步压缩体积，缓解PCB布局压力，相较于传统TLVR方案，Zero Bias TLVR在效率、功率密度、体积控制上均实现显著优化，功率密度跃升15%~20%。

TLVR Layout(左) vs Zero-Bias TLVR Layout(右)

2. Dual SPS：双芯合封，小空间释放大能量  

SPS (左) vs Dual SPS (右)

2.1 6×6mm封装内集成两颗SPS核心，功率翻倍，尺寸仅增50%  

SPS（Smart Power Stage，智能功率级）为集成化功率器件，内部集成 Buck 拓扑所需上下桥臂高性能功率 MOSFET 与专用智能驱动电路，实现功率开关与驱动控制一体化封装。为了进一步提升电源功率密度，海光信息联合生态伙伴，采用双芯合封（Dual SPS）的突破性设计，在仅6×6mm的微型封装内集成两颗SPS核心，功率直接翻倍，尺寸仅增加50%，功率密度强势提升33%！  

2.2 散热进一步升级

随着电源功率密度持续升级，功率 MOS 损耗热量进一步集聚，散热设计难度大幅提升；若器件温升超标，受半导体温度特性制约，MOS 无法长期满载运行在额定直流 TDC 电流规格，直接限制电源满载输出能力。传统单 SPS 方案仅依靠基板底部单面散热，散热路径单一、热阻偏高；新一代 Dual SPS 架构改用芯片双面散热结构，上下两面同步布设散热通路，有效缩短导热路径、大幅降低整体热阻，模块热阻可控制在1℃/W 以内。最终实现功率密度提升、热源更加集中的产品设计前提下，芯片温升得到有效管控，保障 MOS 长期稳定工作于标称额定电流。

3. 组合方案：功率密度暴涨50%~60%，供电能力全面升级  

将Zero Bias TLVR电源拓扑与Dual SPS封装技术两项架构深度融合，能够充分发挥各自拓扑优势，大幅拉高电源整机功率密度、提升转换效率、缩减方案体积，在高端服务器、AI 算力电源、高性能主板供电等场景具备极高应用价值。

3.1 功率密度大幅提升

Zero Bias TLVR依托优势电源拓扑，消除TLVR电感磁芯的直流偏置，并减少一相电感，实现功率密度跃升15%~20%。Dual SPS 依托先进封装技术，将常规SPS进行二合一封装，实现功率密度强势提升33%。二者结合后，整体功率密度可提升 50%~60%，有效压缩电源方案整体体积、简化布线设计，在高端服务器、AI 算力电源、高性能主板供电等场景具备极高应用价值。

3.2 创新2合1、4合1 TLVR电感（Group TL），降低直流损耗  

ZB-TLVR PHASE1输出要串联每个TLVR电感的副边绕组，每个副边绕组都需要通过PCB连接，导致副边绕组DCR（直流电阻）较高，影响电源效率。海光信息创新性地采用2合1、4合1 TLVR电感（Group TL），将多个副边绕组在电感内部直接连接，省去繁琐的PCB走线，大幅降低副边绕组的DCR，从而提升PHASE1的电源效率。

03 生态协同推动创新落地

本次技术融合方案，整合服务器架构设计、器件开发、散热仿真、量产验证等多方资源，协同攻克拓扑融合、定制器件开发、散热优化、环路稳定性调试等关键难点，成功打通电感、电源专用芯片的定制化研发与落地路径，引领算力电源技术升级方向。

产业生态协同是技术落地的关键。海光信息依托光合组织，联动上下游伙伴开展联合验证与场景化适配，加速方案迭代与规模化落地。凭借技术前瞻性与生态协同能力，推动AI服务器供电技术向高效化、高密度化、小型化全面演进，为AI算力爆发提供更强大的底层支撑。