基于双核微处理器的Flash低功耗设计与实现
电子技术应用
强小燕，沈婧，尚国庆
中国电子科技集团公司第五十八研究所
摘要： 基于双核系统的微处理器架构，针对所选的Flash存储器，提出了一种Flash低功耗设计方案。该设计通过Flash控制器功耗模式控制、擦写所有权控制、时钟门控设计，实现了Flash正常工作模式和睡眠模式的低功耗设计。该芯片硅验证后的实测结果表明：Flash执行读请求时芯片的工作电流为449.2 mA，Flash进入睡眠模式且关断时钟后芯片的电流为415.7 mA，整体功耗减少7.46%，有效降低了Flash在系统中的功耗开销。
中图分类号：TN402 文献标志码：A DOI: 10.16157/j.issn.0258-7998.257592
中文引用格式： 强小燕，沈婧，尚国庆. 基于双核微处理器的Flash低功耗设计与实现[J]. 电子技术应用，2026，52(10)：38-42.
英文引用格式： Qiang Xiaoyan，Shen Jing，Shang Guoqing. Low-power design and implementation of flash based on dual-core microprocessor[J]. Application of Electronic Technique，2026，52(10)：38-42.
中文引用格式： 强小燕，沈婧，尚国庆. 基于双核微处理器的Flash低功耗设计与实现[J]. 电子技术应用，2026，52(10)：38-42.
英文引用格式： Qiang Xiaoyan，Shen Jing，Shang Guoqing. Low-power design and implementation of flash based on dual-core microprocessor[J]. Application of Electronic Technique，2026，52(10)：38-42.
Low-power design and implementation of flash based on dual-core microprocessor
Qiang Xiaoyan，Shen Jing，Shang Guoqing
No.58 Research Institute of China Electronics Technology Group Corporation
Abstract： Based on a dual-core system's microprocessor architecture, this paper proposes a low-power design scheme for the selected flash memory. The design achieves low-power operation in both normal working mode and sleep mode of the flash memory through power mode control of the flash controller, write/erase ownership control, and clock gating design. Silicon verification results demonstrate that the total chip current is 449.2 mA when the flash is executing read requests, and the total chip current drops to 415.7 mA when the flash enters sleep mode with the clock gated, representing a 7.46% reduction in total chip current, effectively reducing the power consumption overhead of the flash in the system.
Key words : dual-core system；microprocessor；flash memory；low-power
引言
随着控制器在数字智能、汽车电子、便携设备的应用越加广泛，低功耗成为系统设计中越来越被关注的问题[1]。片上Flash存储器作为一种内嵌于芯片的非易失性存储器，被作为程序和数据存储器用于微处理器设计中[2]。微处理器的核心部件CPU负责从各存储器中获取指令并执行，而Flash作为常用的存储部件，距离中央处理器（CPU）最近，读写访问也最为频繁[3-4]。因此Flash的低功耗设计对于双核微处理器系统功耗控制尤为重要。
数字模块低功耗设计通常采用Clock gated[5]技术来大大降低功耗，但是微处理器电路的动态功耗的优化需要结合系统的需求来综合考虑。
本设计结合时钟门控方案、双核系统的优先权控制设计以及低功耗工艺Flash IP，根据双核处理器系统的工作状态调节Flash控制器的工作模式，在正常运行模式下保证性能要求，而在低功耗模式下尽可能降低系统功耗[6]，以实现功耗的最优化设计。
本文详细内容请下载：
https://www.chinaaet.com/resource/share/2000007288
作者信息：
强小燕，沈婧，尚国庆
（中国电子科技集团公司第五十八研究所，江苏 无锡 214035）
此内容为AET网站原创，未经授权禁止转载。