头条 智能网卡加速Ceph存储的性能研究 聚焦Ceph存储系统对象存储设备（Object Storage Device， OSD）架构线程锁竞争机制所导致的多核并行扩展能力受限问题，针对下一代Crimson-OSD架构与智能网卡协同优化技术开展研究，提出分层协同优化框架。相关研究表明，采用智能网卡协同优化，RDMA网络卸载降低CPU占用率达到70%，异构计算引擎实现纠删码硬件加速提升数据恢复速度达到4.84倍。研究成果为分布式存储系统的硬件加速提供相关理论依据与关键技术参考，对高性能计算和云边端融合等数据密集型场景的存储系统优化具有指导意义。 最新资讯 教程：SDRAM存储控制器的设计与实现 本例将介绍SDRAM的使用。SDRAM是一个存储器件，存储容量大，存储速度比较快，速度可达100M，特别适合用来当做视频或者音频中的存储器件。 发表于：10/24/2022 教程：如何利用FPGA硬件并行的优势设计高速高精度声源定位系统 频繁杂乱的鸣笛声，不但给周边居民的生活质量造成很大影响，而且增加了驾驶员的疲劳，影响行驶安全，并使乘客和行人在出行时倍感烦躁不安。在大多 数城市的道路上，时常出现禁止鸣笛的标志，然而并不是所有人都能自觉地遵守 规则，对鸣笛之人进行适当的处罚是确保这项规定能够顺利实施的必要举措。 我们决定利用麦克风阵列获取声音信号，使用 FPGA 技术计算声音的位置， 使用 OPENMV 实现图像的抓拍，最终实现对鸣笛车辆的准确定位。 发表于：10/24/2022 入门：FPGA基础知识 FPGA全称是Field-Programmable Gate Array，即现场可编程门阵列。 发表于：10/24/2022 入门：FPGA、CPLD工作原理与简介 可编程逻辑器件（Programmable Logic Device，PLD）起源于20世纪70年代，是在专用集成电路（ASIC）的基础上发展起来的一种新型逻辑器件，是当今数字系统设计的主要硬件平台，其主要特点就是完全由用户通过软件进行配置和编程，从而完成某种特定的功能，且可以反复擦写。在修改和升级PLD时，不需额外地改变PCB电路板，只是在计算机上修改和更新程序，使硬件设计工作成为软件开发工作，缩短了系统设计的周期，提高了实现的灵活性并降低了成本，因此获得了广大硬件工程师的青睐，形成了巨大的PLD产业规模。 发表于：10/24/2022 教程：基于FPGA实现多路UART/SPI通信系统 本次的设计为多路UART/SPI通信系统，可以实现一对多的通信。系统可以运行在UART模式，也可以运行在SPI模式。我选择这一课题的原因主要是目前我所在的实验室需要写基于UART的快速通信。这一课题既可以帮助我巩固之前学习的知识，又可以为我后面的项目做准备。在完成课题的过程中，主要用到了FPGA状态机、总线等方面的知识。这一课题可以应用在需要高速异步串行或同步串行通信的应用场合，如实时控制、监测等。 发表于：10/24/2022 教学：FPGA存储单元的四种调用方法 什么是XPM？可能很多人没听过也没用过，它的全称是Xilinx Parameterized Macros，也就是Xilinx的参数化的宏，跟原语的例化和使用方式一样。可以在Vivado中的Tools->Language Templates中查看都有哪些XPM可以例化。 发表于：10/21/2022 教学：基于Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC处理器设计 TL6678ZH-EVM开发板基于TI KeyStone架构C6000系列TMS320C6678八核C66x定点/浮点DSP，以及Xilinx Zynq-7000系列XC7Z045/XC7Z100 SoC处理器设计。 发表于：10/21/2022 入门：FPGA内部详细架构解析 FPGA 芯片整体架构大体按照时钟域划分的，即根据不同的工艺、器件速度和对应的时钟进行划分。 发表于：10/21/2022 Linux教学——15张图详解四线制SPI通讯 15张图详解四线制SPI通讯 发表于：10/21/2022 不会用示波器的Verilog码农不是一个好码农（LVDS与SpaceWire接口） 在FPGA调试过程中，除了逻辑代码本身的质量之外，FPGA板子上PCB走线、接插件质量等因素的影响也非常重要。在刚上板调试不顺利的时候，不妨拿示波器看一下信号的质量，比如时钟信号的质量、差分信号的质量、高速串行信号的质量等等，这是上板调试之前首先要做的一步。没有高质量的FPGA外围管脚信号的输入，再好的代码风格和规范都无济于事。所以，调试FPGA之前一定要上示波器看一下关键信号的质量。 发表于：10/21/2022 «…12131415161718192021…»
