头条 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新资讯 HDLC的FPGA实现方法 从HDLC的基本定义出发，通过对FPGA设计输入的模块化描述，介绍一种能够在可编程逻辑芯片中实现HDLC功能的方法。 发表于：2012/4/18 FPGA技术在汽车电子中的应用 FPGA技术带来了汽车电子测试技术的创新，凭借开发基于FPGA硬件的单个系统可以解决不同的汽车设计和测试应用，而无需多个定制的测试设备。基于LabVIEW的图形化FPGA编程则进一步缩短了开发时间。NI CompactRIO和基于PXI的可重复配置I/O模块都是基于FPGA的硬件平台，用户不仅可以开发适用于涉及汽车总线、不同信号类型的车载测试应用，还可用于汽车ECU设计流程中的快速原型验证和硬件在环仿真测试。 发表于：2012/4/18 远程测控中嵌入式Web服务器的FPGA实现 本文将嵌入式系统与Internet技术相结合，在FPGA上开发了一个嵌入式WEB服务器，并与电网参数测量仪器相结合，构成远程电网参数测量系统，为电网系统网络化管理提供了技术支持，具有很好的应用前景。 发表于：2012/4/18 采用多内核无线虚拟系统原型的系统级调试 开发一个复杂的多内核无线系统无疑是个艰巨的挑战，特别是当内核包含有高性能处理器和先进的数字信号处理器(DSP) 时更是如此。等待硬件原型实现是不能令人接受的：关键的软硬件折衷应该在芯片制造之前尽早地完成。在内核芯片制造前传统的验证与调试方法依赖于指令集仿真 器(ISS)模型。不幸的是，ISS模型速度太慢，并且时序精度无法达到与系统硬件部分的RTL模型交互所需的要求。 发表于：2012/4/18 逻辑分析仪SignalTaPⅡ在系统级调试中的应用 逻辑分析仪SignalTaPⅡ在系统级调试中的应用,摘要：嵌入式逻辑分析仪SignalTapII是QuartusII软件中第二代系统级调试工具，它可以用来捕捉目标芯片内部信号节点处的信息，而又不影响原硬件系统的正常工作。通过一个多波形信号发生器的设计实例，详细阐述Signal 发表于：2012/4/18 Altera任命Bradley Howe为研发资深副总裁 Altera公司(NASDAQ: ALTR)今天宣布，任命Bradley Howe为研发资深副总裁。对于这一职务，Howe先生全面负责Altera硅片产品、知识产权(IP)库和软件产品的开发，并监督公司全球研发组织。在此之前，Howe先生是Altera的IC设计副总裁。他直接向Altera总裁、CEO兼董事会主席John Daane负责。 发表于：2012/4/18 Cypress CY8CKIT－017开发板CAN－LIN扩展方案 Cypress公司的PSoC5系列具有独特的可配置模块阵列，是真正的系统级解决方案，能够通过单个芯片提供MCU、存储器、模拟和数字外设功能,提供了一种新型的信号采集、信号处理和控制方法，并具有高精度、高带宽和高灵活性等特点,广泛应用在众多消费、工业和医学应用领域.本文介绍了PSoC5主要特性,简化的框图,ARM CortexM3框图,时钟子系统框图,CAN控制器框图以及CY8CKIT-017CAN/LIN扩展板主要特性,框图,电路图,材料清单和PCB元 发表于：2012/4/18 DNLMS滤波器的FPGA实现 自适应滤波器一直是信号处理领域的研究热点之一，经过多年的发展，已经被广泛应用于数字通信、回声消除、图像处理等领域。自适应滤波算法的研究始于20世纪50年代末，Widrow和Hoff等人最早提出最小均方算法(LMS)。算法由于结构简单，计算量小，易于实时处理，因此在噪声抵消，谱线增强，系统识别等方面得到了广泛的应用。为了克服定步长LMS算法中收敛速度、收敛精度及跟踪速度等对步长大小选取相互矛盾的缺点，人们提出了许多变步长LMS算法，但是，当输入信号具有强相关性时，例如语音信号，LMS算法及NLMS算法的收敛速度将急剧下降。因此，本文对进入自适应滤波器的输入信号首先进行解相关预处理，再对自适应滤波器进行归一化LMS。 发表于：2012/4/17 在嵌入FPGA的IP核8051上实现TCP/IP的设计 介绍了如何将可综合的IP核8051嵌入FPGA的基本方案, 着重讨论了利用嵌入的IP核来实现简单的TCP/IP协议, 从而实现远程调试的具体方法。利用该方法不但能够通过8051进行某些简单的控制而不需要改变FPGA的程序, 而且还能通过8051实现TCP/IP对FPGA的远程调试。 发表于：2012/4/17 用FPGA实现WCDMA下行扰码 本文介绍下行扰码的生成过程和如何用FPGA的实现。采用Verlog硬件描述语言进行功能描述，在写信号的作用下，予付扰码初值，在时钟信号的作用下，产生下行扰码的I，Q序列。 发表于：2012/4/17 <…294295296297298299300301302303…>
