头条 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新资讯 三星使用Cadence统一数字流程实现20nm芯片流片 CadenceEncounter工具集成平台的流程与方法学的应用，满足了三星片上系统(SoC)产品对于高级20纳米工艺技术的需要。该流程处理了IP集成与验证，以及20纳米工艺的复杂设计规则。 发表于：2011/8/9 Mentor新Capital工具让定义车型更容易 主要为汽车、航空和国防工业提供电气系统和线束设计流程MentorGraphics的Capital产品套装，日前增加了三个新功能，CapitalLevelManager、CapitalModularXC和CapitalPublisher，而三者结合应用将Capital产品范围完全扩展至电气系统和线束设计之外，具备定义、设计、制造、服务的综合能力。MentorGraphics集成电子系统部战略工程亚洲经理RussellSwanson表示，采用了突破性技术的新工具，对于OEM厂商、线束制造商和售后服务均有很高的商业价值。 发表于：2011/8/9 数字电子系统的EDA设计方法研究 本文数字电压表的功能由VHDL程序决定，用Max+Plus II软件编译、仿真和逻辑综合后，下载到CPLD芯片EPF10K10LC84-4。CPLD工作主频为100 MHz，逻辑综合占用了174个逻辑单元，资源利用率为30％。 发表于：2011/8/8 基于FPGA的超声波信号处理研究 为了降低超声波流量检测过程中噪声对检测精度的影响，采用FPGA器件构建了FIR滤波器，并提出一种新颖的查表法替代滤波器中的乘法运算。试验结果表明，该滤波器设计方法显著降低了FPGA的片内硬件开销，提高了滤波器的运算速度，并具有良好的降噪效果。 发表于：2011/8/8 基于FPGA的PCM30／32路系统信号同步数字复接设计 摘要：在现代数字通信系统中，为了扩大信道的传输容量提高信号传输效率，常采用数字复接的技术。在分析了PCM30／32路系统基群信号帧结构的基础上，以EDA综合仿真设计软件QuartusⅡ8．0为开发平台，利用VerilogHDL硬 发表于：2011/8/8 FC-AL系统中FPGA的弹性缓存设计 一个简化的异步数据通信系统如图1所示。接收机端从接收到的来自串行链路的比特流中提取时钟信号Clk1，作为其工作时钟源；而发送机端采用本地晶振和锁相环产生的时钟Clk2，作为其工作时钟源。接收机在时钟Clk1的上升沿把数据写入弹性缓存，发送机在时钟Clk2的上升沿从弹性缓存中读出数据，从而实现数据的同步。 发表于：2011/8/8 基于DSP和FPGA的调幅广播信号监测系统 本文介绍了一种基于DSP的调幅广播信号监测系统，采用了数字信号处理的方法，与模拟监测技术相比处理更加灵活、测量精度更高、并且大大提高了系统的可靠性。本系统已成功应用于实践，经过实践检查，载波频率测量精度达到1Hz，调幅度测量精度达到3%，测量效果满足实际需要。 发表于：2011/8/8 LTE中卷积码的译码器设计与FPGA实现 本文设计的译码器，利用Tail-biting卷积码的循环特性，采用固定延迟的算法与维特比算法结合，使其硬件实现更简单，采用并行结构以及简单的回溯存储器方法，显著提高译码器速度。在设计各个子模块时，优化了硬件结构，减少占用资源和降低功耗，使其整体性能更优。 本文设计的译码器在FPGA上实现和验证，能达到135．78 MHz时钟，该译码器达到了LTE系统所要求的122．88 MHz时钟要求，达到了LTE系统所要求的整体性能，并已应用到ASIC芯片设计中。 发表于：2011/8/8 中芯国际新CEO落定邱慈云：控制权争夺告一段落 8月5日，记者从中芯国际内部得知，华虹NEC现任CEO邱慈云将接替王宁国出任中芯国际首席执行官兼执行董事。 发表于：2011/8/8 台积电28纳米工艺量产受终端市场不振影响 超威(AMD)、辉达(NVIDIA)、高通(Qualcomm)新一世代28纳米芯片已于第2季完成设计定案(tape-out)，并开始与台积电讨论下半年的投片计划。 其中超威Southern Islands系列绘图芯片将于第3季末量产，辉达Kepler系列绘图芯片则会在第4季下旬量产，至于高通28纳米ARM架构应用处理器Krait也将于9月后开始投片。 发表于：2011/8/8 <…365366367368369370371372373374…>
