头条 中国科学家成功研制“九章四号”量子计算原型机 5 月 13 日消息，据新华社今晚报道，中国科学技术大学潘建伟、陆朝阳、张强、刘乃乐等组成的研究团队，联合济南量子技术研究院、山西大学、清华大学、上海人工智能实验室、崂山实验室、国家并行计算机工程技术研究中心等单位，成功研制出 1024 个量子压缩态输入、8176 模式的可编程量子计算原型机“九章四号”，首次操纵和探测高达 3050 个光子的量子态，再度刷新光量子信息技术世界纪录，求解高斯玻色取样问题比目前全球最快的超级计算机快 10 的 54 次方倍。国际知名学术期刊《自然》13 日发表了该成果。 最新资讯 基于循环前缀的OFDM同步算法研究与FPGA实现 提出了一种基于循环前缀的符号同步算法。此算法在最大似然估计的基础上加以改进，简化了符号同步中相关运算的判决方法，在保持同步效率的同时，极大地节约了硬件资源，使算法更易于硬件实现。改进算法基于IEEE 802.11a的标准提出，通过Matlab仿真分析其性能，并在FPGA硬件平台上实现，利用ChipScope观测得到波形。实验结果表明，电路系统工作可靠，满足设计要求。 发表于：2011/2/25 基于SOPC的嵌入式数字音频AGC系统的设计与实现 本设计采用SOPC技术，利用FPGA实现SDI接口逻辑，移植μC／OS-Ⅱ实时操作系统为嵌入式应用软件运行平台，可以实现与广电设备的无缝接合。通过设计采用一种适于实时性的多参数融合的AGC算法对数字音频信号进行AGC处理，实现了具有抑制一定噪声能力的嵌入式数字音频AGC系统。测试表明该系统达到设计预期目标，改善了传统音频AGC处理中的一些缺陷，输出音频稳定平衡，完全满足实际需要，可广泛应用在数字演播室中的数字音频实时AGC处理上。 发表于：2011/2/25 Lattice独辟蹊径，收获颇丰 2010年，Lattice的总收入为2.978亿美元，比2009年增加了1亿美元。值得一提的是，在2009年，Lattice是唯一收入增长的公司。在Lattice的三大产品（中端FPGA，低密度PLD以及混合信号产品）中，低密度PLD占Lattice总收入的65%，其增长也是最快的，中端FPGA占25%~30%，混合信号产品占了5%。 发表于：2011/2/24 适用于LatticeECP3 FPGA系列的HDR摄像机开发套件和评估参考设计 莱迪思半导体公司（NASDAQ: LSCC）今日发布了莱迪思HDR-60摄像机开发套件，这是一款基于LatticeECP3™ FPGA系列可量产的高清（HD）摄像机开发系统。预载入了莱迪思合作伙伴Helion GmbH带有即插即用的评估版图像信号处理（ISP）流水线的IP核，该开发套件开箱即可使用。该IP可实现每秒60帧的1080p，带有2D降噪和高动态范围（HDR）。开发套件外形大小符合市售摄像机外壳尺寸并能够同时支持两个传感器，开发套件可实现快速评估和高清HDR摄像机样机的设计，适用于安防、交通控制、视频会议和汽车应用。所有购买的客户可免费获得原理图和布线文件，有助于进一步加快产品上市时间。莱迪思HDR-60摄像机开发套件的售价为399美元。 发表于：2011/2/24 基于CPLD的多路数据采集系统的设计 摘要：随着数字化生活的到来，数据采集系统在日常生活中的应用越来越显著。模拟信号和数字信号之间的转换已成为计算机控制系统中不可缺少的环节。较传统数据采集系统，以可编程逻辑器件实现的数据采集系统具有时钟频率高，内部延时小，速度快，效率高，组成形式灵活等特点。 发表于：2011/2/24 基于FPGA 的嵌入式块SRAM 的设计 文章中提出了一种应用于FPGA的嵌入式可配置双端口的块存储器。该存储器包括与其他电路的布线接口、可配置逻辑、可配置译码、高速读写电路。在编程状态下，可对所有存储单元进行清零，且编程后为两端口独立的双端存储器。当与FPGA其他逻辑块编程连接时，能实现FIFO等功能。 发表于：2011/2/24 基于FPGA的电子稳像系统的设计 电子摄像系统已广泛应用于军用及民用测绘系统中，但是效果受到其载体不同时刻姿态变化或震动的影响。当工作环境比较恶劣，尤其是在航空或野外操作时，支撑摄像机平台的震动会引起图像画面的抖动，令观察者视觉疲劳，从面产生漏警和虚警。所以在运行中，如何稳像成为十分重要的问题，特别是在长焦距、高分辨力的监视跟踪系统中更加突出。具璞蒿、实性性强、体积小巧等特点，得到更广泛的应用。 发表于：2011/2/24 CPLD在发射机控制保护系统中的应用 新技术的发展使发射机控制保护电路的技术不断进步，CPLD在实现控制保护电路功能方面有其独到的优势，在国外这种模块化的控制保护电路已经很普遍，跟上国际先进技术应是我们努力的方向。 发表于：2011/2/24 基于MAX7000系列CPLD的数据采集系统 CPLD是复杂的PLD，专指那些集成规模大于1000门以上的可编程逻辑器件。它由与阵列、或阵列、输入缓冲电路、输出宏单元组成，具有门电路集成度高、可配置为多种输入输出形式、多时钟驱动、内含ROM或FLASH(部分支持在系统编程)、可加密、低电压、低功耗以及支持混合编程技术等突出特点。而且CPLD的逻辑单元功能强大，一般的逻辑在单元内均可实现，因而其互连关系简单，电路的延时就是单元本身和集总总线的延时(通常在数纳秒至十数纳秒)，并且可以预测。所以CPLD比较适合于逻辑复杂、输入变量多但对触发器的需求量相对较少的逻辑型系统。MAX7000系列产品与高速数据采集系统的要求相符，十分适合于高速设计。由MAX7000系列CPLD设计的高速数据采集系统已经应用在电力系统某精确故障定位系统中。1高速数据采集系统的硬件结构对于一般的高速数据采集系统而言，除了采用高速的A/D转换器、高速存储器等高速器件之外，还要解决如何高速寻址、如何控制总线逻辑、如何进行高速存储以及如何方便地与PC机交换数据等问题。这些问题都是设计一个高速数据采集系统所要共同面对的问题。兼顾这些共性问题，笔者设计了一套以精确故障定位为目的的高速数据采集系统。 发表于：2011/2/24 如何在POWERPCB中隐藏一部分PIN脚 由于一些板，尤其是U盘等面积很小的板，FLASH中只使用了为数不多的几个PIN，为了可以让其它PIN下面可以走线，增加GND网络的面积，所以实际操作中要隐藏一些PIN。这需要如何操作呢？ 发表于：2011/2/23 <…429430431432433434435436437438…>
