基于FPGA与DDR2SDRAM的高速ADC采样数据缓冲器设计AET-电子技术应用-最丰富的电子设计资源平台

基于FPGA与DDR2SDRAM的高速ADC采样数据缓冲器设计
所属分类：技术论文
上传者：serena
文档大小：508 K
标签：接口IC
所需积分：0分积分不够怎么办？
文档介绍：介绍了一种基于现场可编程门阵列(FPGA) 和第二代双倍数据率同步动态随机存取记忆体(DDR2) 的高速模数转换(ADC) 采样数据缓冲器设计方法,论述了在Xilinx V5 FPGA 中如何实现高速同步时钟设计和高速数据同步接收设计。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

活动