一种增益增强型套筒式运算放大器的设计AET-电子技术应用-最丰富的电子设计资源平台

一种增益增强型套筒式运算放大器的设计
所属分类：解决方案
上传者：zhuyahong
文档大小：232 K

所需积分：0分积分不够怎么办？
文档介绍：设计了一种用于高速ADC中的全差分套筒式运算放大器。从ADC的应用指标出发，确定了设计目标，利用开关电容共模反馈、增益增强等技术实现了一个可用于12 bit精度、100 MHz采样频率的高速流水线(Pipelined)ADC中的运算放大器。基于SMIC 0.13 ?滋m，3.3 V工艺，Spectre仿真结果表明，该运放可以达到105.8 dB的增益，单位增益带宽达到983.6 MHz，而功耗仅为26.2 mW。运放在4 ns的时间内可以达到0.01%的建立精度，满足系统设计要求。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

相关文章