星载FPGA混合时钟域设计AET-电子技术应用-最丰富的电子设计资源平台

星载FPGA混合时钟域设计
所属分类：技术论文
上传者：aet
文档大小：277 K
标签： FPGA
所需积分：0分积分不够怎么办？
文档介绍：设计了以XC2V3000为核心处理芯片的星载FPGA系统的涵盖高速、中速、低速和甚低速的混合时钟域，对混合时钟域可靠性设计中的关键问题，如资源降额、时序冗余、布局布线等，做了深入研究，提出了基于全局时钟网络、时钟鉴相、FIFO缓冲的多时钟同步设计解决方案，并在实际工程中验证了方案的可行性和可靠性。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。