面向序列密码的抽取与插入单元可重构设计研究AET-电子技术应用-最丰富的电子设计资源平台

面向序列密码的抽取与插入单元可重构设计研究
所属分类：技术论文
上传者：aet
文档大小：491 K

所需积分：0分积分不够怎么办？
文档介绍：研究了抽取与插入单元的基本原理，提出了一种可重构的抽取与插入硬件电路，并对核心模块控制信息生成电路进行了深入研究。可重构硬件电路通过配置能够灵活高效地实现32 bit、64 bit、128 bit、256 bit等位宽抽取与插入操作。该设计在Altera公司的FPGA上进行了功能验证，并在Synopsys公司的Design Compiler上进行了逻辑综合、优化。结果表明，在CMOS 0.13 ?滋m工艺下，可重构移位单元硬件架构核心频率可以达到350 MHz。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

相关文章