如何用RTL电路时序模型设计复杂数字电路？FPGA经验总结（精华）AET-电子技术应用-最丰富的电子设计资源平台

如何用RTL电路时序模型设计复杂数字电路？FPGA经验总结（精华）
所属分类：解决方案
上传者：coco
文档大小：1045 K

所需积分：0分积分不够怎么办？
文档介绍：数字电路的设计中，时序设计是一个系统性能的主要标志，在高层次设计方法中，对时序控制的抽象度也相应提高，因此在设计中较难把握，但在理解RTL电路时序模型的基础上，采用合理的设计方法在设计复杂数字系统是行之有效的，通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高，并且系统的工作频率可以达到一个较高水平。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。