FPGA中低噪声CCD时序驱动电路设计AET-电子技术应用-最丰富的电子设计资源平台

FPGA中低噪声CCD时序驱动电路设计
所属分类：技术论文
上传者：aet
文档大小：383 K

所需积分：0分积分不够怎么办？
文档介绍：在分析Toshiba公司TCD1209D型CCD工作原理的基础上，分析了驱动时序的关系，详细介绍了驱动电路的设计和实现方法。用Verilog语言设计了TCD1209D的驱动时序控制电路;选用CycloneIV系列FPGA器件，使用QuartusII软件对设计电路进行了功能仿真，实现了TCD1209D的高速时序驱动;在CycloneIV芯片平台上测试了TCD1209D的实际输出信号。实验结果显示，CCD信号噪声较小，验证了所设计驱动电路的可行性，确定了相关双采样的时刻和位置,为小型CCD测量系统的设计提供了有益参考。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

相关文章