基于CPLD的光电编码器快速运算电路设计AET-电子技术应用-最丰富的电子设计资源平台

基于CPLD的光电编码器快速运算电路设计
所属分类：技术论文
上传者：aet
文档大小：391 K

所需积分：0分积分不够怎么办？
文档介绍：主要运用Quartus 5.1软件开发平台，利用VHDL语言编程和仿真，基于Altera公司MAXⅡ系列CPLD芯片EPM1270T144C5实现了硬件六十进制压缩BCD码加减运算功能。将设计的CPLD电路应用到光电编码器电路中，实现光电编码器的快速运算，提升了位置检测系统的动态性能指标。详细介绍了电路的原理、设计思路和软件设计，分析了目前设计中的不足之处，提出了部分改进建议。
现在下载
VIP会员，AET专家下载不扣分；重复下载不扣分，本人上传资源不扣分。

相关文章