头条 使用有安全保障的闪存存储构建安全的汽车系统 在现代汽车嵌入式系统中，高度安全的数据存储是必不可少的，尤其是在面对日益高明的网络攻击时。本文将介绍设计师正确使用闪存的步骤。 最新设计资源 更高的集成度、更低的成本需要更深入的系统理解[其他][医疗电子] 行业分析师们一致认为未来系统的发展趋势是移动便携、“绿色”节能，以及在终端设备中集成更多的传感器。这种发展趋势，要求模数(ADC) 转换器和数模(DAC) 转换器具有更多的通道数、更高的速度和性能，同时还要求更低的功耗预算、更小的尺寸以及更低的成本。 发表于：2012/1/30 基于S3C2440的WinCE Bootloader的分析与设计[嵌入式技术][其他] 基于S3C2440的WinCEBootloader的分析与设计,摘要：针对BootLoader严格依赖于具体的嵌入式硬件系统，并且从头开发一套适合特定硬件系统的BootLoader又相当复杂这一问题，分析设计了基于S3C2440的WinCE操作系统的引导程序的实现方法。结合飞凌公司的嵌入式产品TE 发表于：2012/1/30 一款基于S3C2440A的银行评价器的设计[嵌入式技术][其他] 一款基于S3C2440A的银行评价器的设计,摘要：提出了一种以S3C2440A为核心处理器的银行评价器的设计方案，并结合XILINX公司的XL95144XL型CPLD，辅助S3C2440A，实现该银行评价器的各部分功能以及系统信号之间的相互协调。该评价器在系统设计上采用液晶屏显示 发表于：2012/1/30 单片机与CF卡的接口设计与实现[嵌入式技术][其他] 电子存储设备的不断涌现，使许多便携设备大容量数据的实时处理和存储成为可能，CF卡(CompactFlash card)因具有容量大、体积小、性能优良、携带方便等优点，已广泛应用在数据采集系统和许多消费类电子产品中。然而目前所开发的产品成本高，电路复杂，所需元器件数目多，严重制约了CF卡在更广阔领域内的应用。本文给出了一种简洁实用的硬件接口电路．成功实现了单片机对CF卡标准文件的读写。 发表于：2012/1/30 基于单片机与光电传感器的电动自行车速度与里程表的设计[嵌入式技术][其他] 本系统由信号预处理电路、单片机AT89C2051、系统化LED显示模块、串口数据存储电路和系统软件组成。其中信号预处理电路包含信号放大、波形变换和波形整形。 发表于：2012/1/30 一种单片机测控通用系统[嵌入式技术][其他] 设计自动测控系统或智能仪器仪表有标准的4～20mA或0～10mA的标准信号输出的传感器和接受标准驱动信号的执行器供选择，因此，设计者只需设计计算机系统部分，计算机系统基本结构是一致的，仅涉及到具体芯片选择，实现途径大同小异，加之单片机技术的迅猛发展，其集成度越来越高，功能越来越强，接口更容易，如80C198，内部有4个带采样保持的10位A/D通道，4个高速触发输入通道，6个高速脉冲发生器的输出可以触发外部事件。一套设计完善的计算机系统便具有极好的通用性。下面介绍一种比较完善的80C198单片机测控系统。 发表于：2012/1/30 基于AT89C51型单片机的号音自动播放器设计[嵌入式技术][其他] 本系统主要完成作息定时和号音播放功能，因此用定时器T1中断方式产生100ms基准时间，再根据作息表上各段时间的长短对基准时间用软件计时。可以用查表方式取得计数参数，计时到后将播放子程序地址送DPTR，转入播放子程序，放2遍对应号音后再继续计时。 发表于：2012/1/30 基于LM1875设计BTL电路设计[通信与网络][其他] 直流化电流负反馈OCL电路应用,按《电子报》2001年第27期《LNl875功放制作体会》一文的电路(图1)进行实验，结果确如文中所说，电路直流化并改为电流反馈后，频响 发表于：2012/1/30 VXS总线在雷达信号处理系统的应用[通信与网络][其他] 随着现代军事技术的不断发展，人们对信号处理机系统如雷达、声纳、图像处理系统的要求日益提高。新一代信号处... 发表于：2012/1/30 用于位置测量的PSoC微控制器与LVDT[可编程逻辑][其他] 与传统微控制器相比，Cypress半导体公司的PSoC微控制器含有用户可配置的逻辑和模拟模块，简化交流信号的生成与测量。PSoC器件具有无需连续CPU的干预就能生成模拟信号的独特功能。PSoC灵活的模拟与数字模块可以驱动一支LVDT，并无需外部电路就可以测量其输出。图1显示的是LVDT接口的完整电路，图2显示的是PSoC微控制器的内部电路框图。 发表于：2012/1/30 基于SOC/IP的智能传感器设计研究[嵌入式技术][其他] 利用SOC/IP芯片能组成完整的智能传感器系统。智能传感器传感参数可能是多种多样的。但从功能模块组成来讲，它主要包括数据采集模块、补偿与校正模块、数据处理模块、数据网络通信模块、人机界面和任务管理与调度模块等功能单元。从而基于IP的智能传感器SOC设计过程为：首先正确建立智能传感器的通用模块模型；然后合理划分各摸块功能规范，制定各模块之间的接口协议与标准；再设计出一系列通用的IP核；最后把所需的通用IP核搭建整合在一起构成完整的智能传感器系统。 发表于：2012/1/30 WinCE系统的编译过程详解[通信与网络][其他] WinCE系统的编译过程详解,在WinCE系统中，当我们完成了相关的开发和系统定制工作以后，会编译WinCE系统，最后生成NK.bin和NK.nb0。我现在用WinCE6.0在自己的PC上面编译一次用时19分16秒(有一天无聊，就测了一下)。下面介绍一下WinCE系统的编译 发表于：2012/1/30 基于FPGA的VGA图象信号发生器设计[可编程逻辑][其他] 本文采用FPGA＋MCU方案，利用了Cyclone系列的FPGA高达上百兆的工作频率特性为图像数据处理提供了良好的实时性，其内部集成的数字锁相环为系统的工作时钟提供的良好的稳定性，其内部嵌入的存储器可以存储一定容量的图像信息，丰富的I/O资源可以随即扩展外接大容量存储器的特性，因此由 FPGA完成对图像数据的处理及产生行场扫描时序信号。 发表于：2012/1/30 基于FPGA的新型数字电压表设计[可编程逻辑][其他] 本文采用National Semiconductor。公司性能优越的8位A／D转换器ADC0809对模拟电压采样，以一片高性能FPGA芯片为控制核心，以软件实现了诸多硬件功能，对电压信号的转换结果进行准确实时的运算处理并送出显示。系统的主要功能都集成在一块芯片上，大大减少了系统的分立元件数量，降低了功耗，增加了可靠性，较好地实现了电压的精准测量。 发表于：2012/1/30 基于FPGA的非对称同步FIFO设计[可编程逻辑][其他] FIFO是一种常用于数据缓存的电路器件，可应用于包括高速数据采集、多处理器接口和通信中的高速缓冲等各种领域。然而在某些应用，例如在某数据采集和处理系统中，需要通过同步FIFO来连接8位A/D和16位数据总线的MCU，但是由于目前同步FIFO器件的输入与输出数据总线宽度相等，不能满足这种应用，因此通常采用输入与输出数据总线宽度均为8位的同步FIFO作为它们之间的数据缓冲，并对MCU数据总线的高8位采用软件进行屏蔽，或是在同步FIFO外围增加数据锁存器及逻辑控制器件的方法解决。为了提高效率和降低系统设计的难度，本文采用VHDL描述语言，充分利用Xilinx公司Spartan II FPGA的系统资源，设计实现了一种非对称同步FIFO(输入与输出数据总线宽度不一致的同步FIFO)，它不仅提供数据缓冲，而且能进行数据总线宽度的转换。 发表于：2012/1/30 <…1450145114521453145414551456145714581459…>
