高压电力廊道巡检机器人控制系统研究

高压电力廊道巡检机器人控制系统研究[电源技术][工业自动化]

定期巡检是保障高压电力廊道正常生产、安全运行的重要工作。针对电力廊道空间大、内部环境复杂、空气湿度大以及含可燃性气体的问题，设计了一种多传感器、可远程操控的智能巡检机器人，克服了时间和环境的约束，保障了巡检结果的准确性。经测试表明，该巡检机器人既可以完成巡检任务，还具有适应性强、可靠性高、控制灵活且抗干扰性高等优点。

发表于：2019/8/16 上午11:22:00

单兵便携式水下综合信息系统设计与实现

单兵便携式水下综合信息系统设计与实现[测试测量][其他]

针对蛙人特种部队、潜水员等水下作战、作业需求，研发了小型化、一体化、数字化、模块化、低功耗、便携式的综合信息系统。该系统集定位导航、水下通信、探测成像等功能于一体，可有效解决单兵水下面临的看、听、说、行等难题，在军用和民用方面都具有广阔应用前景。

发表于：2019/8/16 上午11:14:00

惯性导航系统中浮点计算加速单元设计

惯性导航系统中浮点计算加速单元设计[模拟设计][汽车电子]

石英振梁加速度计采用频率输出的形式表示加速度，在惯性导航系统中，需要将频率值转换为加速度值，再进行姿态解算。采用软件方法进行浮点计算，需要耗费CPU大量的计算能力。为了优化频率转换的计算速度，设计一种面向频率转换应用的浮点计算加速单元，并基于FPGA进行了实现与验证。结果表明，系统从数据采样到频率转换，然后将频率值转换成加速度进行姿态解算，陀螺仪测得的角速度进行积分，最后完成数据融合，使用本文设计的浮点加速单元来实现频率转换，速度提高了2倍。

发表于：2019/8/15 上午11:34:00

基于Kogge-Stone加法器改进的双域模乘器

基于Kogge-Stone加法器改进的双域模乘器[模拟设计][其他]

模乘作为椭圆曲线公钥密码算法的核心运算，调用频率最高，提高其运算速度对于提高椭圆曲线密码处理器的性能具有重要意义。基于Kogge-Stone加法结构，结合可重构技术，实现一种能够同时支持素数域GF(p)和二元域GF(2m)上模乘运算的双域模乘器，并对模块进行合理复用，节省硬件资源。用Verilog VHDL语言对该模乘器进行RTL级描述，并采用0.18 μm CMOS工艺标准单元库进行逻辑综合。实验结果表明，该双域模乘器的最大时钟频率为476 MHz，占用硬件资源66 518 gates，实现256位的模乘运算仅需0.27 μs。

发表于：2019/8/15 上午11:07:00

一种基于可变相位累加器的全数字锁相环

一种基于可变相位累加器的全数字锁相环[EDA与制造][工业自动化]

提出了一种具有可变相位累加器电路结构的新型全数字锁相环。采用EDA技术完成了对该系统的设计，利用ModelSim软件对所设计的电路进行了系统仿真实验，并进行了硬件实验验证。实验结果表明，含有可变相位累加器构成的全数字锁相环可拓展系统环路的锁相范围，提高锁相频率，降低系统总功耗，并且不会增加FPGA芯片内部的逻辑资源。由于该锁相环内部信号的传递是并行传输，故可大大提高系统的锁相速度。该锁相环能够作为功能模块嵌入进电子系统芯片中，可广泛应用于通信、电子测量和自动控制等领域。

发表于：2019/8/14 下午4:08:00

基于APD的2.5D封装中介层自动化设计

基于APD的2.5D封装中介层自动化设计[EDA与制造][工业自动化]

由于高带宽存储器（High Bandwidth Memory，HBM）的高带宽特性，在2.5D封装中介层（Interposer）的版图设计过程中存在大量HBM接口的连线需要手动完成。介绍了如何使用SKILL语言在Allegro封装设计工具 (Allegro Package Design，APD) 中实现HBM接口的自动布线，将原来的手动布线时间从2周缩短到10 min，大大压缩设计周期。

发表于：2019/8/14 下午3:58:00

行为级模型功能比对验证的自动方法学

行为级模型功能比对验证的自动方法学[模拟设计][其他]

在混合信号芯片设计领域，Verilog/Systemverilog/VHDL等行为级模型被广泛应用于描述模拟和混合信号模块的电路特性，用以帮助实现更快速全面的全芯片功能验证。为了保证正确、有效和全面的全芯片功能验证，电路模块的行为级模型和晶体管级设计之间的功能比对验证(Behavior vs.Schematic，BVS)非常关键。在此之前，利用现有的EDA工具，只能进行逻辑状态的BVS矢量检查，而不能进行实数类型的矢量检查。为了更好地描述模拟和混合信号模块的行为特性，采用了Wreal模型和SV-UDT(Systemverilog-User Defined Type), 因此对EDA工具提出了新的要求，需要其支持实数类型的矢量检查。本文描述了一种行为级模型功能比对验证的自动方法学，基于Cadence XPS仿真器的矢量检查功能，可以同时实现逻辑状态和实数类型的自动比对检查。实数类型矢量检查是向EDA供应商Cadence提出的一种新的概念和需求，且已经在XPS仿真器中成功实现。

发表于：2019/8/13 下午2:51:00

基于硬件加速器的高性能芯片仿真与验证

基于硬件加速器的高性能芯片仿真与验证[可编程逻辑][通信网络]

展示了一款高性能无线局域网芯片采用硬件仿真加速器进行全芯片仿真与验证的工作。该芯片采用了4发4收多天线、256QAM等技术，最高可以实现1.2 Gb/s的数据吞吐率。由于该芯片设计复杂，规模庞大，只使用传统的软件模拟和FPGA仿真难以实现芯片错误的快速定位与解决。在此情况下，使用硬件仿真加速器Palladium XP提供的全电路仿真方式(In-Circuit Emulation mode，ICE mode)成为了更为有效的方式。在实际应用中一个1 000帧的测试用例可以在20 min内完成，相比传统的软件模拟提高了400倍以上的效率，相比FPGA原型系统验证则能够提供所有所需要的波形供下载分析。该方法大大加快了复杂芯片的设计效率。

发表于：2019/8/13 上午11:56:00

鳍式场效应晶体管结合自热效应的电迁移分析

鳍式场效应晶体管结合自热效应的电迁移分析[电源技术][其他]

在先进工艺节点下，鳍式场效应晶体管(FinFET)工艺相对于平面技术提供了在功耗、性能与面积上的优势。但相对地，FinFET也会引起局部晶体管电流密度的骤增的问题，这也意味着信号线和电源地网络的金属电迁移可靠性会受到更大的冲击。随着FinFET的热分布对互联金属线的温度影响上升，电迁移失效概率上升的次级效应也由之产生。如今，热效应的影响已经成为了广大设计公司不得不考虑的因素之一，在生产商的引导之下，Cadence Voltus提供了针对热效应带来影响的精准、强大并且灵活的解决方案。基于此点对高平均翻转率的芯片进行热效应影响的检查与分析，并且对电源的结构规划和设计的物理实现进行改进。

发表于：2019/8/12 上午10:06:00

基于Innovus提升芯片性能的物理实现方法

基于Innovus提升芯片性能的物理实现方法[模拟设计][其他]

对于规模日益增大，工作频率不断增加的高性能芯片设计，性能一直是物理设计的重点和难点。缓冲器的插入是为了最小化信号线延时，进而优化时序，提升性能。描述了使用Cadence Innovus工具建立物理设计流程，减少各步骤间的偏差。同时在此流程的基础上提出二次布局优化方法，在16 nm下，通过一个高性能芯片设计验证了该流程与方法，实例结果表明，设计性能得到很大改善，其中时序优化达85.07%，该流程及方法可有效提升高性能芯片性能。

发表于：2019/8/12 上午9:49:00