一种低存储容量Turbo码译码器结构设计及FPGA实现

一种低存储容量Turbo码译码器结构设计及FPGA实现[通信与网络][其他]

为满足高性能低功耗无线通信的要求，基于反向重算和线性估算的Turbo码译码器结构，通过改变其前向状态度量的存储方式，提出了一种低存储容量的低功耗译码器结构设计方案，并给出了FPGA实现结构。结果表明，与已有的Turbo码译码器结构相比，本设计的译码器结构使存储容量降低了65%，译码性能与Log-MAP算法接近；并且在25 MHz、50 MHz、75 MHz、100 MHz、125 MHz频率下，较传统的译码器结构相比，动态的存储容量功耗均下降50%左右，而总功耗分别降低了4.97%、8.78%、11.93%、14.18%、14.65%。

发表于：2019/7/10 下午2:21:00

子阵级LCMV循环优化自适应波束形成算法研究

子阵级LCMV循环优化自适应波束形成算法研究[通信与网络][其他]

在传统LCMV波束形成器以及子阵空间部分自适应阵的基础上，提出了一种新颖的降维方法。首先将大规模阵列按照子阵划分的某种规则划分为若干组子阵列，每一组子阵列使用相同的权值。在权值优化过程中，每一次只更新权向量的一部分，通过多次迭代更新使系统搜索得到最优权值，避免了全维相关矩阵的求逆运算。实验结果表明，与传统方法相比，该方法在大规模阵列波束形成时能够获得更高的信干噪比，并减小了求逆矩阵的维数，在一定程度上降低了计算复杂度及硬件成本。

发表于：2019/7/10 下午1:53:00

基于FPGA的高清视频采集系统设计

基于FPGA的高清视频采集系统设计[可编程逻辑][工业自动化]

设计了一种基于HDMI接口的全高清(分辨率1 920×1 080)视频采集与显示系统，该系统以Xilinx公司Spartan6系列FPGA作为控制芯片，采用500万像素级别CMOS摄像头OV5640作为前端数据源，能够采集全高清视频信号；为了解决由于高速大容量视频数据缓存容量和速率不足导致的拖影现象，该系统采用了一块Micron公司4 Gbit容量的DDR3 SDRAM作为缓存介质，再结合乒乓操作，能妥善解决高速大容量数据的缓存问题；该系统选用Silion Image公司的SiI9134作为HDMI接口芯片，能有效支持全高清视频信号输出。该系统可应用于军用监控系统、民用多媒体系统以及医学等领域。

发表于：2019/7/9 上午10:43:00

基于TMS320C6748的多路串行通信接口设计与实现

基于TMS320C6748的多路串行通信接口设计与实现[测试测量][工业自动化]

在嵌入式飞行控制系统中，为了满足小型化和集成化的要求，需要控制多个串口与外部设备通信。采用TMS320C6748作为核心处理器，通过EMIF总线实现和异步通信协议芯片TL16C754并行通信，采用3-8译码器74LS138扩展多位片选信号，实现集成扩展多路串行通信接口的功能。底层驱动基于TI的实时操作系统内核SYS/BIOS进行开发，可减小设计的难度，并缩短了开发周期。试验结果表明，该设计方法能够实现多路数据的完整接收，数据传输完整可靠。

发表于：2019/7/9 上午10:34:00

一种基于MDP理论的武器火控系统精度可靠性增强方法研究

一种基于MDP理论的武器火控系统精度可靠性增强方法研究[测试测量][其他]

火控系统的精度是一个非常重要的战术技术指标，而惯导系统的可靠性则对保证火控系统的精度起着重要的作用，冗余技术是提高惯导系统可靠性的有力保证。以陀螺仪为例建立了惯性导航设备冗余度优化设计的马氏决策控制模型，并进行了验证分析，证明对此模型应用策略迭代算法的科学性与合理性。仿真结果表明，所建立的模型能够反映惯性导航设备冗余度优化设计的实质，仿真结果能够为SINS(捷联惯性导航系统)冗余结构性设计提供一定的工程参考。

发表于：2019/7/8 下午1:40:00

基于SRAM型FPGA的实时容错自修复系统设计方法

基于SRAM型FPGA的实时容错自修复系统设计方法[可编程逻辑][其他]

为提高辐射环境中电子系统的可靠性，提出了一种基于SRAM型FPGA的实时容错自修复系统结构和设计方法。该设计方法采用粗粒度三模冗余结构和细粒度三模冗余结构对系统功能模块进行容错设计；将一种细粒度的故障检测单元嵌入到各冗余模块中对各冗余模块进行故障检测；结合动态部分重构技术可在不影响系统正常工作的前提下实现故障模块的在线修复。该设计结构于Xilinx Virtex-6 FPGA中进行了设计实现，实验结果表明系统故障修复时间和可靠性得到显著提高。

发表于：2019/7/8 下午1:27:00

一种基于数据存储的流水SHA256硬件实现电路

一种基于数据存储的流水SHA256硬件实现电路[模拟设计][其他]

提出了一种新型的基于数据存储的SHA256全流水数据迭代方式。在全流水SHA256结构中，数据压缩器中的状态寄存器每次更新时只需要计算A和E，而状态寄存器B-D和F-H则可以直接从前一轮中的A-C和E-G得到。且每轮新产生的A和E在经历四级流水传递后将不再被使用，因此A和E生命周期为4个时钟周期。在传统数据迭代的方式中，每次数据更新将会导致A-H共8组寄存器同时翻转。因此，为了减小寄存器的翻转次数，继而降低寄存器的翻转功耗，提出了一种存储方案，即采用锁存器存储每级新产生的A和E，当后级需要使用时，通过选择器选择前级锁存器存储的A和E数据，用于产生本级新的A和E。由此，在进行数据迭代时，每轮只有A和E两组存储器更新，从而可以降低电路的动态功耗。在所提方案中，采用锁存器代替触发器作为存储单元，同时通过由传输门构成的选择器来实现数据的选择。仿真结果表明：在28 nm工艺下，采用数据存储代替寄存器翻转后的SHA256全流水结构功耗降低约27.5%，面积减少约49.2%。

发表于：2019/7/6 上午11:47:00

基于深亚微米的低成本高可靠BOD电路

基于深亚微米的低成本高可靠BOD电路[嵌入式技术][其他]

经常在MCU等应用系统中遇到系统电源电压出现欠压或意外掉电的情况，导致MCU的程序“跑飞”或丢失重要的数据。为了尽量避免这些情况的出现，掉电检测电路能够检测到系统供电电源异常，以提高系统的抗干扰能力和稳定性。提出一种基于180 nm工艺设计的掉电检测电路，具有结构简单、工作稳定可靠、版图面积小的优点，可集成在MCU等微处理器内部，实现对系统电源电压监测，减少系统的外围器件，降低系统成本。该电路结构可以非常容易地迁移至其他工艺节点，具备良好的工艺迁移特性和应用广泛性。

发表于：2019/7/6 上午10:27:00

一种高可靠性高速可编程异步FIFO的设计

一种高可靠性高速可编程异步FIFO的设计[可编程逻辑][其他]

基于一款国产FPGA芯片的研发，提出了一种具有高可靠性、高速及可编程性的异步FIFO电路结构。通过增加近空满示警阈值和近空满状态位的方式用以提高异步FIFO的可编程性，同时内部通过使用格雷码指针进行比较的结构用以提高电路的可靠性。并在此基础上，提出了一种新的空满判断标准，使系统速度和逻辑利用率得到了进一步的提升。基于UMC 28 nm标准CMOS工艺，采用全定制方法进行电路设计。仿真结果表明，提出的异步FIFO在1 V的标准电压下，最高工作频率为666.6 MHz，平均功耗为7.1 mW。

发表于：2019/7/5 下午1:24:00

基于半监督学习的多示例多标签改进算法

基于半监督学习的多示例多标签改进算法[嵌入式技术][其他]

多示例多标签学习框架是一种针对解决多义性问题而提出的新型机器学习框架，在多示例多标签学习框架中，一个对象是用一组示例集合来表示，并且和一组类别标签相关联。E-MIMLSVM+算法是多示例多标签学习框架中利用退化思想的经典分类算法，针对其无法利用无标签样本进行学习从而造成泛化能力差等问题，使用半监督支持向量机对该算法进行改进。改进后的算法可以利用少量有标签样本和大量没有标签的样本进行学习，有助于发现样本集内部隐藏的结构信息，了解样本集的真实分布情况。通过对比实验可以看出，改进后的算法有效提高了分类器的泛化性能。

发表于：2019/7/5 下午1:06:00