安森美发布新款时钟树解决方案，提供更高灵活性
2009-02-02
作者：任卉
时钟器件越来越广泛地用于各类电子设备中。随着自动测试设备、电信及网络、计算机及消费电子产品复杂度及系统数据传输率/频率的不断提高，系统需要更加精确的同步信号，并要求实现更低的抖动(低于1ps)。另一方面，系统对高性价比的电磁干扰抑制(采用扩频技术)的要求也越来越高。因此，通过多频率时钟产生器来整合时钟树(晶体、PLL、缓存、I/O)，利用高性能的锁相环来替代较高频率应用中的传统晶振逐渐为市场关注。这种方法的好处在于时钟扇出具备更高的灵活性，并且可以支持多种I/O接口。
安森美半导体标准产品部全球市场营销副总裁麦满权指出，随着系统的日益复杂，客户需要半定制化时钟和可编程时钟来提升系统性能和设计灵活性。这些趋势对时钟产生技术及频率元件提出了新的要求。“随着市场应用走向融合，硅基时钟和晶振供应商将进行整合，硅基锁相环时钟解决方案将继续替代传统晶振以满足更高频率、复杂度及系统同步对时钟解决方案的要求。”他说道。
基于PLL的PureEdge硅频率时钟
日前，基于其在双极型、CMOS和0.18μm硅锗BiCMOS工艺上先进的锁相环电路布局和设计专业技术，安森美推出了基于PLL的PureEdge硅频率模块。据介绍，安森美的时钟树解决方案包括时钟产生和时钟支持及分配两大部分。前者包括高性能时钟、时钟模块、灵活的CMOS可编程时钟；后者包括时钟分配、分立式PLL器件、时钟支持逻辑。而此次推出的基于PLL的PureEdge硅频率模块NBXxxxx系列目前包括九款产品，具有良好的长期时域抖动性能以及10MHz频率优异的-163dBc/Hz元件域噪声，可以弥补在整合12Hz至20MHz频率时的0.4皮秒均方根相位抖动，使整个系统时钟树具有更大的时序裕量。同时，这些器件还实现了亚皮秒抖动质量的时钟，可以在多个频率下工作。这给需要宽范围时钟频率的1x/2x光纤信道、串行ATA、iSCSI、PCIe、同步光网络(SONET)/同步数字体系(SDH)、以太网和时钟裕量应用带来了更多的选择。
安森美标准产品部先进逻辑分部总监兼总经理Dan Huettl指出，采用PureEdge时钟产生模块可以为客户带来多方面的优势。一方面，可以替代传统晶振，降低成本，增加灵活性和功能。另一方面，可以缩短传统晶振的上市时间，易于获得非标准频率。更重要的是，混合模块中的PLL可以在5×7×1.9mm陶瓷封装中直接替代晶振模块。”