在近期的Hot Chips 2026大会上，人工智能芯片大厂英伟达首次系统性介绍了如何让RISC-V处理器成为NVIDIA GPU的主机CPU，并详细列出了RISC-V CPU运行CUDA所需要满足的硬件、软件和平台规范。更值得注意的是，英伟达还进一步把RISC-V与NVLink Fusion联系了起来。

这意味着，RISC-V未来不仅有机会作为AI服务器主机CPU运行CUDA，还有机会借助NVLink Fusion进入英伟达的半定制AI基础设施体系。

一、英伟达为何拥抱RISC-V？

过去几年，AI服务器CPU市场的竞争格局其实已经发生了明显变化。传统数据中心CPU长期由Intel和AMD的x86架构主导，但随着AI服务器进入高速发展期，Arm开始快速进入服务器市场，并在超大规模云服务厂商最新的AI数据中心当中占据了不低的市场份额。

比如，亚马逊Graviton CPU、谷歌Axion CPU、微软Cobalt CPU，以及英伟达的Grace和新一代的Vera CPU，都采用了Arm架构。就连Arm自己也亲自下场推出了可以直接提供给客户的使用的物理芯片AGI CPU。

对于英伟达来说，其本身实际上并不排斥数据中心CPU架构的多元化。因为英伟达不仅自研了基于Arm架构的数据中心CPU，也与英特尔合作，计划采用英特尔将为其定制x86架构的CPU。

此外，英伟达也早已是有着“开源、开放、可扩展”等诸多优势的新的”RISC-V架构的“大用户”，其GPU内部大量采用了自研的RISC-V微控制器，2024年出货量就已超过10亿颗，主要用于GPU内部的低层级控制；在2025年RISC-V中国峰会期间，英伟达副总裁Frans Sijstermanns还宣布正在推动CUDA支持RISC-V CPU。

而在近期的Hot Chips 2026大会上，英伟达详细阐述了其将RISC-V架构引入数据中心GPU平台的技术蓝图，为RISC-V架构能否作为x86和Arm之外的“第三极”进入AI服务器核心领域，设立了明确的软硬件标准门槛。

显然，英伟达真正想控制的依然是GPU、CUDA以及围绕GPU建立起来的AI基础设施，而不是CPU的ISA。因此，让CUDA能够更好地支持RISC-V架构的CPU，对于英伟达本身来说，既是在丰富自身的生态系统，或许也可能是为自己未来自研基于RISC-V架构的数据中心CPU、降低对于Arm和x86的依赖埋下了“伏笔”。

二、为RISC-V服务器CPU划定“及格线”

众所周知，CUDA是英伟达最为关键的“护城河”。但是CUDA本身并不是一个简单的软件包。一个完整的CUDA应用，需要同时运行CPU端代码和GPU端代码：大量计算密集型任务交给GPU并行执行，而控制逻辑、串行任务以及系统级协调仍然由CPU完成。

此前，CUDA软件栈仅支持x86和Arm架构CPU，而要实现对于RISC-V CPU的支持，实际上意味着RISC-V CPU有机会成为英伟达GPU服务器的“主机CPU”。这已经不是传统意义上的“RISC-V可以运行Linux”那么简单，而是需要进入一个由CUDA、GPU驱动、CUDA库、第三方软件以及服务器平台规范共同构成的完整生态。

对此，英伟达明确要求RISC-V CPU必须遵循RISC-V服务器相关规范，包括RVA23规范、RISC-V启动与运行时服务规范（Boot and Runtime Services，BRS）、RISC-V服务器SoC规范、RISC-V服务器平台规范。

需要指出的是，RISC-V最大的优势之一是开放和可扩展，但这种灵活性同时也带来了一个问题——不同RISC-V处理器可能支持不同的扩展。如果每一颗RISC-V CPU都有不同的指令集组合，那么软件开发者很难针对整个生态建立统一的软件二进制兼容环境。而RVA23则通过规定一组必须具备的扩展，保证了关键扩展指令集的一致性，避免了因硬件碎片化导致的“公分母”问题，为CUDA的支持提供了一个更加稳定的硬件基础。

此外，英伟达还明确指出，RISC-V CPU要运行CUDA软件栈，必须在固件与操作系统接口层面达到服务器级标准。其中，ACPI（高级配置与电源管理接口） 的支持被列为“CUDA移植的起始关键点”。

这一进程在近期已取得里程碑式进展：UEFI论坛于2025年5月正式批准了支持RISC-V架构的ACPI 6.6规范；RISC-V国际基金会于2025年8月批准了RISC-V启动与运行时服务（BRS）规范，该规范明确指定了RISC-V平台必须实现的ACPI要求。特别是ACPI的引入对RISC-V服务器生态具有战略意义，因为它将操作系统（OS）的开发与底层硬件（HW）的开发解耦，使得通用操作系统无需为每款RISC-V芯片单独适配。

英伟达认为，ACPI 6.6与RISC-V BRS规范的相继落地，补齐了RISC-V作为通用服务器平台在标准化方面的最后几块拼图，为其运行CUDA这类复杂的企业级软件栈铺平了道路。

三、PCIe I/O一致性与点对点通信的刚性需求

如果只看CPU本身，RISC-V要运行CUDA似乎并不困难。但AI服务器真正复杂的地方在于，CPU和GPU不是两个独立的计算单元，而是一个高度耦合的计算系统。

在英伟达GPU服务器当中，数据从CPU内存→GPU内存→GPU执行→结果返回CPU→CPU继续处理，这样典型CUDA工作负载会不断发生。因此，一个能够运行CUDA的服务器CPU，除了具备足够的CPU计算能力之外，还必须具备高效的数据移动能力。

英伟达指出，现代服务器CPU需要支持两项CUDA工作负载的核心硬件需求：PCIe I/O一致性和PCIe点对点通信（PCIe Peer-to-Peer）。

PCIe I/O一致性可以避免CPU与GPU间数据传输时频繁的缓存刷新与失效操作，从而简化软件并减少数据移动带来的延迟；

PCIe点对点通信则允许多GPU系统中，一个GPU可以直接向另一个GPU的显存写入数据，而无需先把数据搬到主机CPU内存，再由CPU转发。这对于多GPU AI服务器尤其重要。因为在今天的AI基础设施中，CPU已经不再只是“运行操作系统的芯片”，实际上还承担着任务调度、数据搬运、GPU协调、网络通信、存储访问以及整个AI系统的控制面。

因此，英伟达对于RISC-V CPU的要求，本质上并不只是具备高性能计算能力，更重要的是能够承担AI服务器主机CPU的角色，并在硬件互连、数据访问和软件栈等层面与英伟达GPU实现高效协同。

四、NVLink Fusion，为RISC-V带来更大想象空间

如果说CUDA支持RISC-V解决的是“软件能不能跑”的问题，那么NVLink Fusion解决的则是RISC-V CPU能不能真正进入英伟达AI服务器的核心硬件体系。

目前，英伟达正在通过NVLink Fusion，将自己的高速互连技术开放给第三方芯片厂商，他们可以设计自己的CPU或者XPU（至少要保留一颗英伟达的CPU或GPU），并通过NVLink Fusion把这些定制芯片接入英伟达的AI基础设施，实现缓存一致性高速互联。这意味着，只要满足接口、互连和软件要求，第三方CPU也可以进入这个体系。

此前英伟达副总裁Frans Sijstermanns就暗示，在NVLink Fusion框架下，未来RISC-V将会是控制路径的一部分，在整个系统当中承担重要角色，甚至成为英伟达机架架构当中的与NVLink结合的定制加速器和或定制CPU。

“其实我们不在乎具体是什么CPU。”Frans Sijstermanns指出：“无论是x86、Arm或者是RISC-V，我们其实都希望能够兼容。所以，关键在于要让用户、开发者都能够有自己的选择。”

此前，SiFive已经宣布将把NVLink Fusion集成到其高性能数据中心级RISC-V CPU方案中。SiFive表示，其RISC-V计算平台可以通过NVLink Fusion与英伟达GPU及其他加速器实现高带宽、缓存一致性的连接。

值得注意的是，SiFive并没有把这件事定义成简单的“RISC-V兼容”。它的核心优势则是RISC-V的开放性+定制能力，与英伟达GPU的加速计算能力结合。

小结：

随着AI基础设施越来越走向异构化和定制化，CPU已经不再只是传统意义上的“通用计算芯片”，而需要承担GPU调度、数据搬运、网络通信、存储访问以及整个AI系统控制等任务。相比传统封闭指令集，RISC-V开放、可扩展的ISA，为客户针对特定AI工作负载定制CPU提供了更大的空间。

对于英伟达来说，从其GPU内部的微控制器，到推动CUDA对于RISC-V架构的服务器CPU的支持，再到未来RISC-V CPU可能通过NVLink Fusion进入英伟达的半定制AI基础设施体系，RISC-V在英伟达体系中的角色正在不断上移。

不过，这并不意味着RISC-V服务器CPU已经走向成熟（目前绝大多数RISC-V硬件性能和规范并未达标），更不意味着英伟达将自研RISC-V CPU，以取代目前基于Arm架构的自研CPU。

实际上，英伟达正在构建的是一个以自身技术为核心、但更为开放与多元的AI计算平台：可支持多种架构的CPU，甚至允许客户根据自身需求进行定制，而英伟达则通过GPU、CUDA生态及NVLink高速互连等核心技术，牢牢掌握平台的主导权。

实际上，英伟达正在构建的是一个更加开放和多元以英伟达技术为核心的AI计算平台：CPU可以采用不同的架构，甚至可以由客户根据自身需求进行定制，而英伟达则通过GPU、CUDA以及NVLink高速互连等核心技术，牢牢掌握平台的主导权。