面向SiC驱动的高PSRR LDO设计
集成电路应用
吴泽炎，王子明，付伟，叶倩，吴文勇，范宇昊
黄山学院信息工程学院
摘要： 针对新能源汽车SiC MOSFET栅极驱动芯片易受母线噪声干扰、基准漂移引发米勒振荡与器件误触发问题，该文设计了一款可片上集成的高PSRR LDO。相较于传统三级放大单密勒补偿LDO，该文提出三项适配车载宽压场景的优化方案：采用RC多阶滤波偏置阵列抑制低频电源扰动；采用带缓冲级隔离的密勒复合补偿缓解高频PSRR衰减；采用分区隔离版图并集成片上SET(SoftStart+Enable)保护模块，以抑制片内噪声串扰。基于180 nm CMOS工艺完成电路设计、仿真与版图设计。仿真表明，输入2.84~5.0 V时稳定输出1.8 V，线性调整率2.03 mV/V，负载调整率38 μV/mA；低频PSRR区间为-150~-330 dB，1 kHz处PSRR达-160 dB，全频域抗扰性能优于同工艺同类电路，可满足SiC驱动内部精密电路低噪声供电需求。
中图分类号：TN402文献标识码：ADOI:10.19339/j.issn.1674-2583.2026.09.002
中文引用格式：吴泽炎，王子明，付伟，等. 面向SiC驱动的高PSRR LDO设计［J］.集成电路应用，2026，43（9）：7-12.
英文引用格式：Wu Zeyan, Wang Ziming, Fu Wei,et al. High PSRR LDO design for SiC drivers［J］.Application of IC，2026，43（9）：7-12.
中文引用格式：吴泽炎，王子明，付伟，等. 面向SiC驱动的高PSRR LDO设计［J］.集成电路应用，2026，43（9）：7-12.
英文引用格式：Wu Zeyan, Wang Ziming, Fu Wei,et al. High PSRR LDO design for SiC drivers［J］.Application of IC，2026，43（9）：7-12.
High PSRR LDO design for SiC drivers
Wu Zeyan, Wang Ziming, Fu Wei, Ye Qian, Wu Wenyong, Fan Yuhao
School of Information Engineering, Huangshan University
Abstract： To address the problems that the gate driver chips of SiC MOSFETs for new energy vehicles are susceptible to bus noise interference, Miller oscillation and false triggering of power devices induced by reference voltage drift, this paper proposes an on-chip integrable high-PSRR LDO. Compared with conventional three-stage amplifying LDOs adopting single Miller compensation, three optimization schemes customized for wide-voltage automotive applications are put forward: an RC multi-stage filtering bias array to suppress low-frequency power supply disturbance, a Miller-Buffer pole-splitting composite compensation topology to mitigate high-frequency PSRR degradation, and a partitioned isolation layout integrated with an onchip SET (Soft-Start + Enable) protection module to restrain on-chip noise crosstalk.
Key words : SiC MOSFET gate driver chip; high PSRR; voltage regulation accuracy; circuit simulation; layout design
引言
SiC MOSFET开关速度远高于硅器件，开关动作会在供电母线产生高频纹波［1-3］。传统单密勒补偿三级低压差线性稳压器（lowdropout linear regulator, LDO）缺少偏置纹波抑制与片上噪声隔离［4-6］，难以适配SiC驱动宽压、强噪声工况。本文提出三项优化：(1)RC滤波偏置阵列抑制低频扰动；(2)带缓冲级隔离的密勒复合补偿改善高频PSRR；(3)分区隔离版图加片上SET（SoftStart+Enable）模块削弱片内噪声耦合。下文阐述电路、仿真与版图设计
本文详细内容请下载：
http://www.chinaaet.com/resource/share/2000007325
投稿邮箱：ICAPP@belling.com.cn
作者信息：
吴泽炎，王子明，付伟，叶倩，吴文勇，范宇昊
(黄山学院信息工程学院，安徽黄山245000)
此内容为AET网站原创，未经授权禁止转载。