EDA与制造相关文章 TURBO51嵌入式微处理器功能验证 TURBO51的工程背景是TURBO51嵌入式微处理器结构设计上采取经时间考验过的32位机主流系统结构，在严格保证对8051指令集兼容的前提下，通过重新定义其处理器核的系统结构来挖掘处理器结构上的并行性实现 发表于：2011/1/17 用LatticeXP FPGA 桥接吉比特媒体独立接口 LatticeXP将低成本的FPGA结构和非易失、可无限重构的ispXP（eXpanded Programmability：拓展了的可编程性）技术结合起来，能实现瞬时上电和单芯片应用，还具备出色的安全性。LatticeXP提供了一种用于替代基于SRAM的FPGA和与之相关的引导存储器的低成本选择方案。由于新的LatticeXP器件采用了130纳米闪存硅处理工艺、优化的器件结构和专有的电路设计，其芯片尺寸比莱迪思过去的非易失FPGA降低了80%以上。 发表于：2011/1/16 USB OTG的IP Core设计与FPGA验证 由于USB总线是主从式结构，且设备的主从特性在设备设计时就已经固定，这样就很不利于设备间点对点的数据传输。这种以计算机为核心的数据传输结构，非常不利于USB总线在嵌入式行业的应用，因为这些设备一般都要求具有与计算机通信的USB设备功能，同时也要求具有连接其他USB设备的主机功能。为了解决这一问题，USB OTG规范作为USB2．O规范的补充出台了。本文介绍一款USB OTG IP核的设计与实现，该设备控制器可作为IP核用于SoC系统中，完成与主机控制器的通信，并能与普通的USB从设备进行通信。 发表于：2011/1/16 基于FPGA的∑-Δ D/A转换器的设计与实现 数模转换器可以将一个二进制数字量转换成与该数字量成正比的电压值，可应用于可编程电压源、波形发生器等。本文采用数字化技术，用FPGA实现了一个简单的一阶8位∑-Δ 型DAC，只占用几个CLB。FPGA的速度和柔性的输出结构非常适合该DAC的实现。 发表于：2011/1/16 基于FPGA的光电抗干扰电路设计方案 光电靶的基本原理是：当光幕内的光通量发生足够大的变化时，光电传感器会响应这种变化而产生电信号。这就是说，一些非弹丸物体在穿过光幕时也会使得光幕内光通量发生变化以至光电传感器产生电信号。从原理上，这种现象并非异常，而对测试来讲则属于干扰。在具体靶场测试中，当干扰严重时会导致测试根本无法进行。因此，如何排除干扰，保证系统的正常运行，是一个必须解决的问题。 发表于：2011/1/16 基于并行流水线结构的可重配FIR滤波器的FPGA实现 在用FPGA或专用集成电路实现数字信号处理算法时，计算速度和芯片面积是两个相互制约的主要问题。实际应用FIR滤波器时，要获得良好的滤波效果，滤波器的阶数可能会显著增加，有时可能会多达几百阶。因此，有必要在性能和实现复杂性之间做出选择，也就是选择不同的滤波器实现结构。这里运用并行流水线结构来实现速度和硬件面积之间的互换和折衷。 发表于：2011/1/16 基于FPGA的SoftSerdes设计与实现 串行I／O技术所需的时钟数据恢复(CDR)技术和CDR技术所需的模拟锁相环(PLL)通常会降低电路性能。为此，文中给出了一种基于FPGA的新型全数字串／并转换设计方案。 发表于：2011/1/16 FPGA实现FIR抽取滤波器的设计 采用基于分布式算法思想的方法来设计FIR滤波器，利用FDAt001设计系统参数，计算滤波器系数，同时为了要满足系统要求考虑系数的位数。根据FIR数字滤波器结构，对FIR数字滤波器的FPGA实现方法进行分析。 发表于：2011/1/15 FPGA软件无线电 软件无线电技术给正在开发无线电架构的工程师带来力量。编程中频（IF）带宽、调制、编码模式和其他无线电功能的能力广泛引起注意的。除了提供所有这些灵活性外，软件无线电必须改善灵敏度，动态范围和邻信道抑制性能。软件无线电仍然是无线电，但它必须被比正在替代的通常无线电执行的更好。 发表于：2011/1/14 一种基于FPGA的驱动接口电路的设计 针对在自动控制系统设计领域和通信领域中有着广泛运用的AD7862芯片, 介绍了一种基于FPGA 的驱动接口电路的设计。阐述了AD7862的特点及基本功能, 以及基于这些功能特点的驱动时序, 并以此时序为基础在FPGA 芯片中实现了AD7862 的驱动电路。给出了主要的VHDL代码以及最终的仿真测试结果, 实现了对AD7862芯片的稳定可靠驱动, 同时也验证了所设计驱动电路的正确性。 发表于：2011/1/14 TI评估用于系统级芯片集成的各种处理技术方案 带有多个处理单元的SoC器件目前是产品设计链上的重要一环。本文综合各种因素评估了不同处理单元的优缺点，并通过卫星无线电接收器的设计实例帮助开发人员理解SoC所涉及处理任务之间的复杂平衡并有效掌握系统功能的划 发表于：2011/1/12 Cadence为复杂的FPGA/ASIC设计提高验证效率 全球电子设计创新企业Cadence设计系统公司，日前宣布在帮助ASIC与FPGA设计者们提高验证效率方面取得最新重大进展。加上对最新AccelleraUniversalVerificationMethodology(UVM)1.0业界标准的全面支持，600多种新功能扩展了指标驱动型验证（MDV）的范围，帮助工程师实现更快、更全面的验证闭合与硅实现。 发表于：2011/1/12 应对FPGA/SDI子系统中的高速板布局挑战 简介电视和影院已经进入数字时代。视频图像曾以标准传输率(270Mb/s)传输，后来升级到高传输率(1.485Gb/s)，现在已上升到3Gb/s。更高传输率实现了更高分辨率的娱乐图像传输，但同时也使硬件工程师和物理布局设计师 发表于：2011/1/11 电子密码锁的EDA设计与实现 随着社会物质财富的日益增长，安全防盗已成为全社会关注的问题。基于EDA技术设计的电子密码锁，以其价格便宜、安全可靠、使用方便，受到了人们的普遍关注。而以现场可编程逻辑器件(FPGA)为设计载体，以硬件描述语言(VHDE)为主要表达方式，以QuartusⅡ开发软件和GW48EDA开发系统为设计工具设计的电子密码锁，由于其能够实现数码输入、数码清除、密码解除、密码更改、密码上锁和密码解除等功能，因此，能够满足社会对安全防盗的要求。 发表于：2011/1/10 首款利用分布式计算技术进行布局布线的IC方案 TalusVortexFX可显著提高生产率并提供更高容量，从而使得设计师能够顺畅地实现具有数百万个单元的设计，在使用现有硬件资源的同时运用串扰规避、高级片上变异（AOCV）和多模多角（MMMC）分析功能每天产生200-500万个单元级电路。TalusVortexFX是超大型复杂的先进节点设计的理想解决方案。 发表于：2011/1/10 <…482483484485486487488489490491…>
