头条 ST宣布中国本地造STM32微控制器已开启交付 3 月 23 日消息，意法半导体（ST）今日宣布，中国本地制造的 STM32 通用微控制器现已开启交付。首批由华虹宏力代工的意法半导体 STM32 晶圆产品已陆续发货给国内客户。这一里程碑标志着意法半导体全球供应链战略的重大进展。公司计划 2026 年将有更多 STM32 产品系列（包括高性能、安全及入门级的微控制器）实现本地量产。 最新资讯 高输出频率GPS接收机FPGA优化设计 为使DSP芯片有充裕的资源和时间用于复杂的导航计算、输出高频率的解算结果，通过资源优化，只采用FPGA逻辑电路实现了GPS信号的捕获、跟踪、帧同步、卫星自动搜索、伪距信息生成等基带处理功能，并整理了电文、历书、伪距信息、多普勒频移的格式，以方便传输。实验表明，本方案可行有效，定位频率可达100 Hz。 发表于：2011/9/7 CAN总线控制器IP核代码分析 include"timescale.v"//synopsystranslate_on`include"can_defines.v"modulecan_top(`ifdefCAN_WISHBONE_IFwb_clk_i,wb_rst_i,wb_dat_i,wb_dat_o,wb_cyc_i,wb_stb_i,wb_we_i, 发表于：2011/9/7 MathWorks 宣布推出 2011b 版 MATLAB 和 Simulink MathWorks于9月1日宣布推出 2011b版 (R2011b) MATLAB 和 Simulink 产品系列。此版本新引入了 Simulink Code Inspector，它可以实现 Simulink 模型所生成源代码之检查流程的自动化。R2011b 还更新了 82 种其它产品，包括 Polyspace 嵌入式软件验证产品。 发表于：2011/9/6 播洒FPGA的种子 助力中国人才培养 Altera的2011亚洲创新设计大赛和电子设计文章竞赛正如火如荼地进行着，笔者有幸对其发起人、组织者——Altera公司大学计划中国地区项目总负责人徐平波(Bob)进行了专访。 发表于：2011/9/6 Simulink Code Inspector 加强了 MathWorks 对 DO-178 认证的支持 MathWorks 在2011b版 (R2011b) MATLAB 和 Simulink 产品系列中新引入了 Simulink Code Inspector，该产品促进了对基于 Simulink 模型生成的源代码的检查。航空工程师们现在可以使用 Simulink Code Inspector 来创建详细的模型到代码和代码到模型的检查报告，帮助实现了 DO-178B 表 A-5 中规定的源代码验证和可追踪目标。 发表于：2011/9/6 Microsemi宣布提供SmartFusion cSoC成本优化版本 致力于提供帮助功率管理、安全、可靠与高性能半导体技术产品的领先供应商美高森美公司(Microsemi Corporation，纽约纳斯达克交易所代号：MSCC) 宣布提供经成本优化的SmartFusion®可定制单芯片系统 (customizable system-on-chip, cSoC) 器件A2F060，该器件备有商用和工业温度等级型款，专门针对大批量应用而设计，包括马达和运动控制、游戏机、太阳能逆变器，以及临床和成像医疗电子设备。 发表于：2011/9/5 一种基于Spartan3E的DDS优化设计 在高可靠应用领域，如果设计得当，将不会存在类似于MCU的复位不可靠和PC可能跑飞等问题。CPLD/FPGA的高可靠性还表现在，几乎可将整个系统下载于同一芯片中，实现所谓片上系统，从而大大缩小了体积，易于管理和屏蔽。所以，本文将在对DDS的基本原理进行深入理解的基础上，采用多级流水线控制技术对DDS的VHDL语言实现进行优化，同时考虑到系统设计中的异步接口的同步化设计问题，把该设计适配到Xilinx公司的最新90nm工艺的Spartan3E系列的FPGA中。 发表于：2011/9/5 基于DSP和FPGA的多波形雷达回波中频模拟器实现 本文论述一种自主产生式的雷达回波模拟器中频部分的设计实现方法，该模拟器可产生脉冲单频、脉冲线性调频、步进频、步进频+线性调频等多种波形的雷达回波信号，并可产生双目标和参数可控的带限高斯白噪声，可模拟主要的干扰类型;输出信号既可以直接用于信号处理机的中频注入式测试，也可上变频后用于雷达系统的射频条件下的各种测试验证。以下对该中频雷达回波模拟器的实现方法予以详细阐述。 发表于：2011/9/5 基于CoolRunner CPLD的MP3应用开发板的设计 本文介绍了基于CoolRunner CPLD的MP3应用开发板的设计流程，验证了利用现有IP Core设计的可行性和高效性。在设计过程中，硬件(实验评估板)的设计和基于IP Core的算法设计可同步进行，避免了两者因异步带来的设计周期的延长。实践证明本文的设计思路和实现方法是一种灵活、快速、可靠地开发数字系统平台的设计方案。 发表于：2011/9/5 基于SOPC的EDSL Modem的研制 EDSL Modem硬件平台的搭建主要使用了 Altera公司的 FPGA Cyclone EP1C6Q240C8芯片，它拥有充足的可编程逻辑资源内嵌32位Nios-II软核处理器来实现整个可编程嵌入式系统。系统的主要功能由FPGA实现，硬件电路除 FPGA外只需加上存储器件、以太网控制芯片和前端AD/DA转换芯片即可。本系统主要使用了一片 8M Byte Flash,一片16M Byte SDRAM，以及以太网接口控制芯片等作为FPGA的外围设备，硬件结构简单明了，极大提高了系统的可靠性。FPGA系统运行时钟为50MHz，充分保证了系统的运行速度。 在硬件平台的搭建中主要用到了Altera公司的Quartus-II与SOPC Builder软件，其中 Quartus-II能进行系统及各逻辑部件的设计输入、编译、仿真、综合、布局布线，并进行位流文件的下载和配置文件的烧录，以及使用片内逻辑分析仪进行分析和验证。 SOPC Builder嵌入在Quartus-II开发系统内,是一个自动系统开发工具,能够自动进行系统定义,完成 SOPC开发的集成过程。在SOPC Builder 中选取系统所需部件,并自动生成每个 发表于：2011/9/4 <…354355356357358359360361362363…>
