头条 中国科学家成功研制“九章四号”量子计算原型机 5 月 13 日消息，据新华社今晚报道，中国科学技术大学潘建伟、陆朝阳、张强、刘乃乐等组成的研究团队，联合济南量子技术研究院、山西大学、清华大学、上海人工智能实验室、崂山实验室、国家并行计算机工程技术研究中心等单位，成功研制出 1024 个量子压缩态输入、8176 模式的可编程量子计算原型机“九章四号”，首次操纵和探测高达 3050 个光子的量子态，再度刷新光量子信息技术世界纪录，求解高斯玻色取样问题比目前全球最快的超级计算机快 10 的 54 次方倍。国际知名学术期刊《自然》13 日发表了该成果。 最新资讯 基于FPGA芯片的CCD的硬件驱动电路设计 用XILINX公司系列FPGA-SPARTAN芯片，在QuartusⅡ5.0开发环境下采用VHDL语言输入方法开发设计出了高分辨率全帧CCD TH7888A的驱动电路，能够产生满足TH7888A要求的驱动脉冲。与以往常采用的驱动方法相比其面积大大减小了，采用FPGA进行设计，简化了CCD驱动电路的电路系统。整个设计编程完毕后进行仿真、时序验证正确后再下载到器件中，然后进行电路的测试校验直到达到预期效果。这样的设计修改起来较为方便，只要修改程序即可，不需要像传统的设计方法要更换器件修改设计电路等，实验证明，把VHDL应用于CCD驱动电路的设计，可以满足系统的高速性和电路的集成度等要求。 发表于：2011/4/29 XScale PXA270在Linux下的FPGA设备驱动 以ACEX1K50为例，介绍FPGA在Intel XScale PXA270微处理器系统上的应用。通过内存映射机制实现ACEX1K50在Linux下的设备驱动；通过用户应用程序实现对ACEX1K50设备的操作，为FPGA在嵌入式领域的应用提供一种方法。 发表于：2011/4/29 基于FPGA的DSP嵌入系统及其在平板显示器中的应用 常用FPGA来实现DSP嵌入系统与嵌入微处理器系统，而本文主要介绍高性能、低成本的Spartan-3 FPGA实现的DSP嵌入系统及其Spartan-3系列器件在平板显示器中的应用。 发表于：2011/4/29 基于并行相关的实时时差估计器设计与实现 从相关时差估计的基本原理出发，提出了一种并行时域相关结构，基于这种并行结构设计实现了一种简单高效的时差估计器。与传统频域相关时差估计器相比，这种时差估计器的主要优点是提高了运算效率，运算周期大为缩短，可以满足实时高精度时差估计的需求，同时结构简单，硬件资源开销小，易于设计实现。实际测试结果验证了上述结论。 发表于：2011/4/28 一种用于数字下变频的高阶分布式FIR滤波器及FPGA实现 设计了一种用于数字下变频的256阶分布式FIR滤波器。通过分析分布式FIR滤器结构给实现电路所需资源和运算速度带来的影响，确定了适用于Cyclone III系列FPGA的实现结构。在Cyclone III系列EP3C40F484C6N芯片上实现该算法并分析了资源消耗与电路速度。 发表于：2011/4/28 基于FPGA的FFT算法硬件实现 设计了一种基于FPGA的1024点16位FFT算法，采用了基4蝶形算法和流水线处理方式，提高了系统的处理速度，改善了系统的性能。提出了先进行前一级4点蝶形运算，再进行本级与旋转因子复乘运算的结构。合理地利用了硬件资源。对系统划分的各个模块使用VerilogHDL进行编码设计。对整个系统整合后的代码进行功能验证之后，采用QuartusⅡ与Matlab进行联合仿真，其结果是一致的。该系统既有DSP器件实现的灵活性又有专用FFT芯片实现的高速数据吞吐能力，在数字信号处理领域有广泛应用。 发表于：2011/4/28 手把手课堂:Xilinx FPGA设计时序约束指南 作为赛灵思用户论坛的定期访客，我注意到新用户往往对时序收敛以及如何使用时序约束来达到时序收敛感到困惑。为帮助 FPGA设计新手实现时序收敛，让我们来深入了解时序约束以及如何利用时序约束实现FPGA 设计的最优结果。 发表于：2011/4/28 FPGA/CPLD设计思想与技巧 本文讨论的四种常用FPGA/CPLD设计思想与技巧：乒乓操作、串并转换、流水线操作、数据接口同步化，都是FPGA/CPLD逻辑设计的内在规律的体现，合理地采用这些设计思想能在FPGA/CPLD设计工作中取得事半功倍的效果。 发表于：2011/4/28 赛灵思点燃下一波广播行业创新潮流， 提供全新 10 Gbps IP视频和实时视频引擎功能 2011 年 4 月 27 日，中国北京——全球可编程平台领导厂商赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX)）在 2011 年 NAB（美国广播电视设备展） 上发布实时广播视频引擎目标设计平台和 SMPTE2022 IP 核心，用以加速高质量视频处理硬件的开发，并通过互联网协议以高达 10 Gbps 的速率交付这些视频。以Virtex?-6 或 Spartan?-6 FPGA 广播连接套件为基础，可先通过该套件的连接性将视频带入 FPGA，然后创建视频管线算法，赛灵思的最新广播产品能持续提高视频质量，同时满足在 IP 网络中输送未经压缩的 HD、3D 和 4K 视频流的要求。 发表于：2011/4/27 莱迪思MachXO2 PICO开发套件简化了消费电子应用的设计 莱迪思半导体公司（NASDAQ: LSCC）今日宣布即可获取新的29美元的MachXO2™ Pico开发套件，可用于低功耗，空间受限的消费电子设计的样机研制。采用嵌入式闪存技术的低功耗65纳米工艺的MachXO2器件为低密度PLD设计人员提供了在单个器件中前所未有的低成本，低功耗和高系统集成的特性。这些器件是低功耗应用的理想选择，如智能手机、移动计算、GPS设备和数码相机，以及在终端市场的控制PLD的应用，如电信基础设施、计算，高端产业和高端医疗设备。 发表于：2011/4/27 <…403404405406407408409410411412…>
