中国科学家成功研制“九章四号”量子计算原型机

最新资讯

SoC FPGA上的策略考虑

　业界集成FPGA和CPU系统在第一个十年发展中既有成功也有失败。最初的SoC FPGA在商业上并不是很成功 (2)，而 FPGA 中的软核 CPU 得到了广泛应用 (3)，这表明市场对FPGA和CPU技术集成有基本的需求。各种新的因素改变了业界环境，导致关键点的出现，SoC FPGA将在市场上获得非常广泛的应用。

发表于：2011/4/21

开放核协议—IP核在SoC设计中的接口技术

随着半导体技术的发展,深亚微米工艺加工技术允许开发上百万门级的单芯片，已能够将系统级设计集成到单个芯片中即实现片上系统SoC。IP核的复用是SoC设计的关键，但困难在于缺乏IP核与系统的接口标准，因此，开发统一的IP核接口标准对提高IP核的复用意义重大。本文简单介绍IP核概念，然后从接口标准的角度讨论在SoC设计中提高IP核的复用度，从而简化系统设计和验证的方法，主要讨论OCP(开放核协议)。

发表于：2011/4/21

关于quartus生成IP核的仿真出错问题的解决

quartus的IP可以直接拿来用的，大大节省了开发时间，而且其代码是绝对优化的。

发表于：2011/4/21

基于PSoC3和PSoC5的嵌入式数字滤波技术

　带模数前端的低成本微控制器近年来得到迅速推广，人们通常称之为“混合信号微控制器”。当然，赛普拉斯的 PSoC3 和新近推出的PSoC5 器件集成了强大的CPU 和业界领先的ADC，其性能可超过分离式外部转换器。不过，PSoC3 和 PSoC5并不仅仅是一般的混合信号微控制器。传统设备当然可以将外部模拟信号转换为数字信号。数据采集进程并不是全部目的之所在，它只是通过数据采集提取所采集数据背后含义并确定如何处理数据的一种方式。如果提取含义所需的信号处理工作量非常大的话，就会对固件工程师构成挑战，因为这种提取工作要与一般性工作任务使用相同的处理器，而处理器在支持终端设备所需的一般性任务之外还要完成新的工作任务。

发表于：2011/4/21

采样率变换器的多相表示结构FPGA实现

FPGA是实现数字信号处理的一种高效手段。在实现高带宽信号处理领域，FPGA技术可以通过一个芯片上的多级运算单元来获得比通用DSP芯片更高的运算速度[2]。由于采样率变换能用一种并行的方法实现，使用FPGA来实现就可以利用其硬件本身的并行性得到较高的效率。

发表于：2011/4/21

基于1553B总线协议的解码器设计和FPGA实现

文章通过对1553B总线协议的研究，结合现代EDA技术，介绍了一种使用现场可编程逻辑器件(FPGA)设计1553B,总线协议用的manches-ter II型码解码器的方法。通过采用Verilog HDL硬件描述语言和原理图混合输入法，使设计简洁有效。通过OuartusII开发软件对设计进行了时序约束和分析，最后给出了时序仿真图，从而证明了这种设计是可行和可靠的。

发表于：2011/4/21

基于FPGA的小数分频器的实现

本文利用VerilogHDL硬件描述语言的设计方式，通过ModelSimSE开发软件进行仿真，设计基于FPGA的双模前置小数分频器。随着超大规模集成电路的发展，利用FPGA小数分频合成技术解决了单环数字频率合成器中高鉴相频率与小频间隔之间的矛盾。

发表于：2011/4/21

从成本和技术角度看高通28nm产品HKMG工艺

下一代移动微处理器krait产品系列，这款新产品由于较早地采用了28nm制程，因此引起了各方的注意。不过，与大家的期望相反，不久前高通曾经在IDEM大会上表示其大部分28nm制程的产品并不会采用当今最先进的HKMG（金属栅极+高介电常数绝缘层（High-k）栅结构）工艺制作，而是仍采用较为传统的多晶硅栅+氮氧化硅绝缘层（poly/SiON）的栅极结构。

发表于：2011/4/21

基于DSP/FPGA的超高速跳频系统基带设计与实现

介绍某超高速跳频通信系统基带部分的设计与实现，该系统选用2FSK调制方式，并选择合适跳频频带以抑制镜像频率；讨论了跳频器、跳频序列、快速位同步以及跳频图案同步以及跳频信号解调等跳频通信系统的关键技术，给出了基于DSP和FPGA的发射/接收系统的详细软/硬件架构设计及关键核心模块的设计方案，最后给出系统的实测结果。

发表于：2011/4/21

基于FPGA+PCI的并行计算平台实现

介绍了一种基于PCI总线和多片并行FPGA的高速计算平台。FPGA+PCI板卡利用普通PC机作为CPU，通过PCI总线互联，实现了一个并行高速的通用数字运算平台。利用VHDL语言编写各种算法，可用于加解密算法实现和高速数字信号处理等领域，而速度相当于数台PC机并行运算。

发表于：2011/4/21