头条 中国科学家成功研制“九章四号”量子计算原型机 5 月 13 日消息，据新华社今晚报道，中国科学技术大学潘建伟、陆朝阳、张强、刘乃乐等组成的研究团队，联合济南量子技术研究院、山西大学、清华大学、上海人工智能实验室、崂山实验室、国家并行计算机工程技术研究中心等单位，成功研制出 1024 个量子压缩态输入、8176 模式的可编程量子计算原型机“九章四号”，首次操纵和探测高达 3050 个光子的量子态，再度刷新光量子信息技术世界纪录，求解高斯玻色取样问题比目前全球最快的超级计算机快 10 的 54 次方倍。国际知名学术期刊《自然》13 日发表了该成果。 最新资讯 基于VHDL和FPGA的多种分频的实现方法 分频器是数字系统设计中的基本电路，根据不同设计的需要，我们会遇到偶数分频、奇数分频、半整数分频等，有时要求等占空比，有时要求非等占空比。在同一个设计中有时要求多种形式的分频。通常由计数器或计数器的级联构成各种形式的偶数分频及非等占空比的奇数分频，实现较为简单。但对半整数分频及等占空比的奇数分频实现较为困难。本文利用VHDL硬件描述语言，通过QuartusⅡ3.0开发平台，使用Altera公司的FPGA，设计了一种能够满足上述各种要求的较为通用的分频器。 发表于：2011/4/21 基于中档FPGA多相滤波器的设计实现 所有这一切都意味着，多相基于滤波器的抽取器、内插器和重采样功能是非常适合用更小的中档FPGA来实现，如Lattice半导体公司的拥有SERDES功能的LatticeECP3系列，它具有高性能的sysDSP模块。它的特点是有dual-slice结构，具有级联/链接DSP slice和模块的功能，增强的DSP指令集使LatticeECP3系列能够引人注目地用于范围广泛的数字信号处理的应用，包括那些需要传统的FIR和基于多相的滤波功能。 发表于：2011/4/21 基于FPGA和DDS技术的软件无线电可控数字调制器的设计 基于此，本系统在分析数字调制技术和DDS原理的基础上，详述了一种基于FPGA的DSP技术和DDS技术的适合于软件无线电使用的可控数字调制器的设计过程，并在系统中进行了功能验证。此调制器以FPGA硬件平台为核心，可实现ASK，FSK，PSK，QAM等调制方式，灵活性强。 发表于：2011/4/20 基于CPLD的字符叠加器的设计 本文提出一种基于CPLD的简易字符叠加器，具有成本低、抗干扰性能好等特点，适用于视频监控。由于采用了CPLD器件，增强了系统集成度和设计灵活性。 发表于：2011/4/20 基于EPM7128SLC84-15 CPLD的LED点阵显示控制器 现场可编程器件(FPGA和CPLD)等ISP器件无须编程器，利用器件厂商提供的编程套件，采用自顶而下的模块化设计方法，使用原理图或硬件描述语言(VHDL)等方法来描述电路逻辑关系，可直接对安装在目标板上的器件编程。它易学、易用、简化了系统设计，减小了系统规模，缩短设计周期，降低了生产设计成本，从而给电子产品的设计和生产带来了革命性的变化。 1、系统结构及工作原理 LED点阵显示控制的传统方式是采用单片机或系统机作为CPU来实现，当系统显示的信息比较多时，由于单片机的输入/输出端口(I/O)有限，采用此方式的成本将大大增加，系统和程序的设计难度也急剧增加;而且，当系统完成后修改、改变显示方式或扩展时，所需改动的地方比较大，甚至有可能需要重新设计;另外，在以显示为主的系统中，单片机的运算和控制等主要功能的利用率很低，单片机的优势得不到发挥，相当于很大得资源浪费。如果采用现场可编程逻辑器件作为CPU来设计控制器，选择合适的器件， 利用器件丰富的I/O口、内部逻辑和连线资源，采用自顶而下的模块化设计方法，可以方便地设计整个显示系统。 由于PLD器件的外围器件很少，且可以利用PLD的编程端口(可复用)进行在系统编 发表于：2011/4/20 根升余弦脉冲成形滤波器FPGA实现 文中所述的基于电路分割技术的查表法，实现通信系统发送端根升余弦滚降成形滤波器的FPGA实现方法简单可行，且当截断码元数目增多时或码内样点数目增加时，仅通过改变地址移位寄存器的长度或计数器的长度与ROM的长度即可，不至于使电路的复杂度成倍增加。 发表于：2011/4/20 用插值查找表实现FPGA的DSP功能 我们是否能够提供一款其功能可满足客户所有独特设计要求的DSP内核。有时候内核会太大，太小或者不够快。有时，我们会开发一款能确切满足客户需求的内核，并迅速以CORE GeneratorTM商标推出。不过即便在这种情况下，客户仍然想要一套特定的DSP功能，而且刻不容缓。在这些情况下，我常常建议他们使用我们器件中的插值查找表来定制他们的DSP功能。 发表于：2011/4/20 基于FIash和JTAG接口的FPGA多配置系统 本文分析了各种传输协议接口以及System ACE多配置解决方案的优缺点，根据实际应用需求，提出了一种基于大容量NOR Flash并利用JTAG接口完成配置码流下载的FPGA多配置系统解决方案。本系统采用Flash存储器替代配置用PROM或CF卡，节省了硬件成本和空间，且理论上可以支持不限数量的配置文件切换，对FPGA的配置速度也达到了System ACE方案的3倍以上。 发表于：2011/4/20 宽带数字信道化接收机的FPGA实现 摘要：为解决现代电子战对接收机处理带宽宽、灵敏度高及实时性处理的要求，提出一种数字信道化接收机的设计方法。在推导高效信道化接收机模型的基础上，采用多相滤波器结构实现的数字信道化接收机。该接收机利用超高 发表于：2011/4/20 基于CPLD的编码器解码接口、PWM输出方案及其在运动控制卡和伺服驱动器中的应用 SM2100是一个基于CPLD的编码器解码接口SOPC（系统在可编程芯片上）芯片方案，她主要提供了1-4路ABZ相编码器信号的解码及PWM输出功能，用于对实际位置的判断与反馈，她的高性价比特点非常适合应用于现阶段我国数控设备中。 发表于：2011/4/20 <…409410411412413414415416417418…>
